在PCB设计中，电容（尤其是高频去耦电容和电源滤波电容）的布线直接影响电路稳定性、电源完整性和EMC性能。以下是关键注意事项：

1. 尽量靠近目标引脚

• 去耦电容：必须紧贴IC电源引脚（如CPU、FPGA等），优先布置在元件同面（顶层/底层）。
  • 目标：电容焊盘到引脚的距离 ≤ 3倍电容本体宽度（例如0603电容宽0.8mm，布线距离≤2.4mm）。
• 电源输入滤波电容：靠近电源接口/连接器放置。

2. 最小化回路面积

• 关键原则：电容→负载→地的路径形成环路，面积越小，寄生电感越低，高频噪声抑制越好。
• 布线技巧：
  • 优先共用过孔：电容接地端和IC接地引脚共用同一个地过孔（Via）。
  • 避免长走线：电源/地线尽量短而粗，禁止绕远路。
  • 地平面优先：多层板中，电容接地焊盘直接打孔到地平面（避免通过长走线连接地）。

3. 优化过孔设计

• 减少过孔数量：每增加1个过孔约引入0.5nH电感，电容接地端尽量只用1个过孔直接下地。
• 过孔位置：优先放在电容接地焊盘上（而非通过走线引出后再打孔）。
• 大电流场景：使用多个并联过孔降低阻抗。

4. 避免分支走线（分支存根效应）

• 错误做法：电源线先连接到电容，再从电容拉线到IC（形成"T"型分支）。
• 正确做法：
  • 电源路径直连：电源线先经过电容焊盘，再直线连接到IC引脚。
  • 地路径独立：电容接地点直接下地，不与其他信号共用走线。

5. 高频电容的容值组合

• 多电容并联：大电容（10μF）滤低频 + 小电容（0.1μF, 0.01μF）滤高频。
• 布局顺序：按容值从大到小从电源入口向IC引脚排列（例如：电源→10μF→1μF→0.1μF→IC）。

6. 地平面完整性

• 避免地平面分割：电容接地引脚下方区域需保持完整地平面，禁止跨分割区。
• 单点接地问题：高频去耦电容避免通过长走线连接到"单点接地"，应直接接入大面积地平面。

7. 电源平面处理

• 电容与电源层同面：去耦电容尽量与IC在同一层，避免通过过孔连接电源平面（增加电感）。
• 电源平面靠近地平面：在叠层设计中，确保电源层与相邻地层间距小（如4层板：信号-地-电源-信号）。

8. 极端高频场景（>100MHz）

• 使用超小封装：如0201电容降低寄生电感。
• 集成去耦：选择带嵌入式电容的PCB（如IC基板直接集成电容）。

避坑指南：常见错误

总结：黄金法则

电容紧靠引脚 → 电源/地路径最短 → 独立低阻抗下地 → 避免分支走线

通过优化电容布线，可显著降低电源噪声（如ΔV < 5% Vcc）、提升信号完整性（减少振铃）并通过EMC测试。对高速数字电路（DDR、RF等），建议使用SI/PI仿真工具（如HyperLynx）验证设计。