pcb外层线路干膜入孔

“PCB外层线路干膜入孔”（简称“干膜入孔”）指的是在PCB外层线路图形转移的贴膜工序中，干膜被压合进导通孔（VIA）或元件孔（PTH） 内部的现象。

这种现象是不希望发生的，因为它会带来一系列后续问题：

产生原因：

贴膜参数不当： 这是最主要的原因。
- 温度过高： 贴膜辊的温度过高，使干膜变得过软、流动性过强。
- 压力过大： 贴膜辊施加的压力过大，将软化的干膜强行挤压进孔内。
- 速度过快/过慢： 速度不当可能影响热传导和压力分布。
- 预热温度过高/时间过长： 预热过度使干膜在进入压辊前就已软化。
孔径过小： 小孔径（特别是高厚径比的孔）更容易发生干膜入孔，因为孔内空间狭小，干膜更容易被填充。
干膜特性：
- 熔融粘度低： 干膜在高温下的熔融粘度较低，流动性好，容易流入孔内。
- 流动性强： 某些型号的干膜本身就设计得或具有更强的流动性（有时是为了改善填孔能力，但过度流动就会入孔）。
- 厚度过厚： 过厚的干膜在压合时有更多的材料可能被挤入孔中。
孔壁状况：
- 粗糙度高： 孔壁粗糙不平，为干膜提供了更多可流入的间隙。
- 残留物/污染： 孔壁清洁不彻底留有粉尘、油污等，可能影响干膜与孔壁的结合方式，或成为干膜流入的通道。
基材平整度： 板材不平整可能导致局部压力不均，部分区域压力过大导致入孔。

带来的影响和问题：

孔内残留干膜：
- 显影不净： 显影液很难彻底清除孔内深处残留的干膜。
- 电镀不良： 残留干膜阻碍后续孔金属化（沉铜、电镀铜），导致孔壁空洞、孔铜薄、孔铜开裂甚至孔无铜（hole void, plating void），严重损害PCB的电气连通性和可靠性（会导致开路）。
- 蚀刻残留铜： 在蚀刻外层线路时，孔内残留干膜保护了其下方的铜箔，导致孔口周围留下不需要的铜环（俗称“孔铜圈”或“铜渣”），可能造成短路（短路风险）。
孔口干膜堆积： 干膜流入孔口并在孔口边缘堆积，影响图形转移精度，可能导致线路缺口或短路。
增加返工和报废率： 干膜入孔是外层线路制作中的严重缺陷，通常需要返工（剥膜重做）或直接导致报废，增加成本。
AOI检测困难： 孔口的干膜堆积或孔内异常可能干扰自动光学检测系统的判断，导致过多误报或漏检。

如何避免/解决干膜入孔问题：

优化贴膜参数：
- 降低贴膜温度： 找到干膜能良好贴合但不会过度软化的最低有效温度。
- 降低贴膜压力： 使用能将干膜牢固、无气泡地贴合在板面，但不足以将其挤入孔内的最低压力。
- 调整贴膜速度： 找到最优的速度，确保热传导和压力均衡。
- 控制预热温度和时间： 避免过度预热。
选择合适的干膜：
- 选择熔融粘度较高或在操作温度下流动性较低的干膜型号。
- 对于密集小孔板，考虑使用专门设计的抗流胶干膜。
- 在满足覆盖性和分辨率要求的前提下，选择合适的干膜厚度，避免过厚。
改善孔壁质量：
- 优化钻孔和去毛刺（Desmear）工艺，降低孔壁粗糙度（Ra值）。
- 保证孔壁清洁彻底，无残留钻污、粉尘或化学污染。加强清洗工序。
加强过程控制与监测：
- 定期校准贴膜机的温度和压力。
- 使用测试板监控干膜入孔情况（可以通过切片检查）。
- 对首板进行严格检查。