好的，晶振在PCB设计中至关重要，因为它为系统提供精准的时钟基准。设计不良会导致时钟不稳定、系统崩溃、EMI超标等问题。以下是晶振PCB设计的关键注意事项（中文）：

核心原则： 缩短路径、减少干扰、精准匹配。

1. 位置布局：

   • 靠近IC： 晶振必须极其靠近它所驱动的芯片（通常是MCU、MPU、DSP、PHY等的时钟输入引脚）。目标是最小化XTAL_IN和XTAL_OUT（或OSC_IN和OSC_OUT）两条走线的长度。
   • 远离干扰源： 远离高速数字信号线（如高速数据线、地址线）、开关电源（DC-DC转换器）、电感、高功率器件、连接器、射频电路等高噪声源或易受干扰的敏感区域。
   • 避免板边： 尽量不要将晶振放置在PCB边缘，以减少辐射和受外界干扰的可能性。

2. 走线设计：

   • 最短化 & 等长： XTAL_IN和XTAL_OUT两条走线长度必须尽可能短，并且长度相等（长度匹配）。避免不必要的弯曲和绕路。
   • 控制阻抗（可选但推荐）： 对于高速晶振（如>25MHz），考虑将这对走线设计成差分线对（如果芯片支持差分时钟输入），并控制其差分阻抗（通常50或100欧姆）。即使使用单端，保持线宽一致也有助于阻抗控制。
   • 避免锐角： 使用45度角或圆弧走线，避免90度角，以减少信号反射和辐射。
   • 禁止过孔： 绝对禁止在XTAL_IN和XTAL_OUT这两条关键走线上使用过孔。过孔引入额外的寄生电感电容，会破坏振荡回路特性。
   • 不要穿越分割平面： 走线不要跨过电源平面或地平面的分割缝隙，保证其下方有完整的参考地平面（通常是GND）。
   • 包地： 在XTAL_IN和XTAL_OUT两条走线两侧，以及晶振本体周围，用密集的地过孔“围栏”进行包地处理。这提供了良好的屏蔽和最短的返回路径。地过孔间距建议小于λ/10（λ为晶振频率在PCB介质中的波长），通常1-2mm间距即可。

3. 接地（GND）设计：

   • 完整地平面： 晶振下方必须有一个完整、未分割的地平面（通常是主GND层），为高频信号提供低阻抗的返回路径和屏蔽。
   • 负载电容接地： 晶振的负载电容（CL1, CL2）的接地端，必须通过极短且宽的走线连接到晶振下方的同一点（称为“星型单点接地”），然后通过多个就近地过孔连接到主GND平面。禁止将两个电容的地连接到长距离的地走线上或使用菊花链方式连接。
   • 外壳接地（如适用）： 若晶振金属外壳有接地焊盘（通常标为GND或Frame），必须通过低阻抗路径（短导线或焊盘+多个过孔）可靠连接到主GND平面。这有助于屏蔽和泄放静电。

4. 电源（VCC）设计：

   • 独立滤波： 如果晶振是有源晶振（石英晶体振荡器，通常四脚），其电源引脚必须使用独立的π型滤波电路（通常一个磁珠/0Ω电阻 + 去耦电容 + Bulk电容）。滤波电路应紧靠晶振的VCC引脚放置。
     • 磁珠/0Ω电阻： 用于隔离来自主电源的噪声。
     • 去耦电容： 典型值0.1uF (100nF) X7R/X5R陶瓷电容，引脚尽量短，就近放置在VCC和GND之间。
     • 储能电容： 必要时可加1uF - 10uF电容，提供瞬态电流。
   • 电源平面： 晶振下方的电源平面也应尽可能完整，避免分割线穿过晶振区域。

5. 负载电容：

   • 靠近晶振： 无源晶振所需的两个外部负载电容（CL1, CL2）必须紧靠晶振放置，优先放置在晶振和芯片之间。
   • 对称布局： 两个电容的布局应对称，其连接到晶振引脚的走线长度也应尽量对称和短。
   • 精确值： 严格根据晶振规格书和芯片要求选择负载电容值。其值直接影响振荡频率精度和起振可靠性。通常是几pF到几十pF。
   • 接地： 如前所述，电容接地端必须短接到星型点。

6. 晶振下方区域 - “净空区”：

   • 关键： 禁止在晶振本体正下方（所有层）走任何信号线！禁止在晶振正下方放置任何元器件！
   • 禁止铺铜： 晶振本体正下方的所有层（尤其是顶层和相邻的内电层）必须做净空处理（除去铜皮），形成一个“禁布区”。 这是为了避免铜皮与晶振金属外壳（或内部结构）之间形成寄生电容，影响振荡频率和稳定性。净空区范围需略大于晶振本体轮廓（通常向外扩展0.5mm-1mm即可）。
   • 参考平面连续性： 净空区外的邻近层（通常是第二层）必须是完整的地平面（GND）。

7. 其他注意事项：

   • 散热： 无源晶振对温度敏感，布局时避免靠近热源。
   • 机械应力： 确保晶振安装位置稳固，避免在PCB弯曲或振动时承受过大应力。
   • 晶振选择： 根据系统需求选择合适的晶振类型（无源/有源）、封装、频率、精度、稳定性、负载电容值。
   • 预留参数调整空间： 对于负载电容值，有时需要根据实测调整。可以在PCB上预留并联小电容（如1pF）的焊盘位置。
   • 参考设计： 务必查阅芯片厂商和晶振厂商提供的参考设计和Layout指南，它们通常有最准确的推荐。

总结关键点：

• 紧贴芯片，远离噪声。
• XTAL线最短等长无过孔，包地过孔要打牢。
• 负载电容近晶振，星型单点接地好。
• 晶振下方要净空，地平面须完整。
• 有源电源须滤波，外壳接地莫忘掉。

严格遵守这些规则，可以极大地提高晶振电路的可靠性、时钟精度和系统的电磁兼容性（EMC）。