以下是 DXP 2004（Altium Designer 早期版本）中将原理图（Schematic）导入 PCB 的完整步骤和注意事项：

详细步骤

1. 准备工作

   • ✅ 确保原理图（.SchDoc）和 PCB 文件（.PcbDoc）在同一个项目（.PrjPCB）中。
   • ✅ 检查原理图中的所有元件已正确分配封装（Footprint），无缺失或错误（按 T > C 运行封装管理器检查）。

2. 同步原理图到 PCB

   • 在原理图编辑器中，进入菜单：
     Design → Update PCB Document [你的PCB文件名].PcbDoc
     （或直接在 PCB 编辑器中选择 Design → Import Changes From [项目名].PrjPCB）

3. 执行工程变更（ECO）

   • 弹出 "Engineering Change Order" (ECO) 窗口：
     • 点击 Validate Changes → 检查右侧状态栏是否全为 ✅（绿色勾），如有 ❌ 需返回原理图修复。
     • 点击 Execute Changes → 将元件和网络表实际导入 PCB。
   • 关闭窗口，此时元件出现在 PCB 边框外（Room 或自由状态）。

4. 布局布线

   • 拖动元件到 PCB 边框内合理布局。
   • 使用 Place > Interactive Routing（快捷键 P > T）进行布线。

关键注意事项

1. 封装缺失错误

   • ❗ 若 ECO 中提示 "Footprint Not Found"：
     双击原理图元件 → 在属性中为 Footprint 字段指定正确的封装库路径（如 Res1 对应 AXIAL-0.3）。

2. 元件标识符（Designator）冲突

   • ✔️ 原理图中每个元件必须有唯一标号（如 R1, C2）。未标号时运行 Tools → Annotate Schematics 自动编号。

3. Room 的处理

   • DXP 2004 默认生成一个与原理图同名的 Room（矩形框），可手动删除：
     Edit → Delete → 点击 Room 边框（或禁用 Room 生成：在 ECO 窗口取消勾选 "Add Rooms"）。

4. 网络表同步失败

   • 若连接关系未导入：检查原理图导线是否使用 Place > Wire（非绘图工具 Line），确保网络标签（Net Label）正确放置。

常见问题解决

• 元件堆叠在PCB原点：ECO 执行后元件可能重叠，拖动 Room 或手动布局即可。
• 引脚未连接警告：原理图中用 Place > Directive > No ERC 忽略无需连接的引脚。
• 封装库路径错误：通过 Design → Add/Remove Library 加载缺失的封装库（.PcbLib）。

操作流程图

graph TD
    A[原理图完成] --> B{封装检查}
    B -->|通过| C[Design → Update PCB]
    B -->|失败| D[修复封装后返回]
    C --> E[ECO 验证 Validate Changes]
    E -->|有错误❌| F[修正原理图]
    E -->|无错误✅| G[执行 Execute Changes]
    G --> H[元件出现在PCB外]
    H --> I[布局布线]

⚠️ 提示：DXP 2004 对中文路径支持较差，建议项目路径、文件名避免使用中文。若遇到异常崩溃，尝试关闭后重新打开项目。