PCB走线报错的原因多种多样，通常可以归结为以下几大类：

1. 违反设计规则 (最常见)

• 安全间距违规： 走线与走线之间、走线与焊盘/过孔之间、走线与板框之间、不同网络的走线之间等距离小于规则设定的最小值。这是最常见的问题。
• 线宽违规：
  • 走线本身的宽度小于规则设定的最小值（通常是受限于制造工艺）。
  • 特定网络的线宽要求（如电源线、地线需要更宽）没有得到满足。
• 过孔尺寸违规： 过孔的孔径或焊盘直径小于规则设定的最小值（受限于钻孔工艺）。
• 短路： 两个不同网络的导体（走线、焊盘、覆铜等）意外连接在一起。
• 开路： 网络没有完全连接，存在断点（鼠线未完全布线）。
• 差分对违规：
  • 差分对内两条线的长度不匹配超过允许的容差。
  • 差分对内两条线的间距不一致。
  • 差分对与其他信号或参考层的间距不够。
• 锐角/直角走线： 虽然很多软件默认规则不一定直接报错，但特定规则或高速设计规则可能禁止锐角（<90度）或直角走线（信号完整性考虑）。
• 丝印违规： 丝印文字或图形放置在了焊盘上或离焊盘过近（影响焊接）。
• 焊盘出线违规： 走线直接以直角或锐角从焊盘引出（容易导致虚焊）。

2. 电气规则/信号完整性问题

• 未连接引脚： 原理图中定义了连接关系的元器件引脚在PCB上没有布线连接。
• 悬空网络： 网络一端连接了，另一端没有连接到任何地方（如测试点网络未布线完成）。
• 高速信号问题（可能需要仿真）：
  • 关键高速信号线（时钟、差分对、高速数据线）太长，没有做等长或阻抗控制。
  • 阻抗不连续（线宽突变、参考层切换不当、过孔密集）。
  • 跨分割（信号线下方参考平面有缝隙，导致回流路径不完整）。
  • 串扰（相邻信号线平行走线过长且间距不足）。

3. 制造工艺限制

• 最小线宽/线距： 设定的值超出了PCB板厂的实际加工能力。
• 最小过孔尺寸： 设定的孔径或焊环直径太小，板厂无法生产。
• 焊膏层定义错误： SMD焊盘上的阻焊开窗错误。
• 非金属化孔错误： 需要非金属化的孔（如安装孔）被错误地设置为金属化孔，或反之。
• 孤立铜皮： 很小的、未连接的铜皮区域在蚀刻时容易脱落。
• 铜与板边距离不足： 走线或覆铜离板框边缘太近，在切割板子时可能受损。

4. 物理/结构冲突

• 元器件冲突/重叠： 元器件在3D空间上重叠，或者在2D布局上间距过小（考虑焊接和维修）。
• 走线冲突： 走线穿过了禁止布线区（如安装孔区域、机构件下方）。
• 器件与走线冲突： 走线从器件封装下方穿过，可能造成短路或装配干涉（尤其是有高度的器件）。
• 安装孔/螺丝孔被覆盖： 走线或覆铜覆盖了螺丝孔位置，影响安装和接地。

5. 软件操作或设计错误

• 布线未完成： 遗漏了部分连接。
• 误操作修改： 不小心删除了走线或更改了网络而没有重新布线。
• 封裝错误： 元器件焊盘定义错误（尺寸、间距、引脚顺序）、没有阻焊层开窗等。
• 规则设置错误： 规则本身设置不合理（如间距设得过大或过小）。
• 层定义错误： 信号层和平面层定义错误。
• 网络表不一致： PCB与原理图的网络连接关系不一致（导入后未更新或ECO未执行）。
• 铺铜错误： 铺铜后未重新铺铜，导致连接错误或死铜；铺铜与焊盘/过孔的连接方式错误。

排查步骤建议

1. 仔细阅读错误报告： EDA软件（如Altium Designer, KiCad, Eagle等）的错误报告会明确指出错误类型和大致位置，这是最重要的线索。
2. 聚焦高亮显示区域： 软件通常会用高亮（如红色）标记出问题所在的物体或区域。
3. 检查设计规则设置： 回顾你的线宽、间距、过孔等规则是否合理（参考PCB板厂的能力报告）。
4. 检查关键网络： 重点检查电源、地、时钟、高速信号线、差分对是否有违反规则或设计规范的地方。
5. 检查制造要求是否符合： 对照选定的PCB板厂的工艺能力文档。
6. 3D视图检查： 利用3D视图检查器件是否重叠、走线是否在器件下方冲突、板框是否合理。
7. DRC (设计规则检查) 是核心工具： 务必在布线后和最终输出前运行DRC，并根据报告逐一修正。

总结： PCB走线出错的核心原因是设计意图未能满足软件设定的规则（DRC）以及物理世界的制造/装配/电气性能约束。仔细理解错误报告、合理设置规则、充分考虑制造和电气要求是解决问题的关键。