在PCB设计中，数字地（DGND）和模拟地（AGND）的分割是为了减少数字电路的高频噪声干扰敏感的模拟电路，确保信号完整性和系统稳定性。以下是关键原则和实施步骤：

一、为什么需要分割？

1. 噪声隔离

   • 数字电路（如MCU、数字IC）开关时产生高频瞬态电流（(\frac{di}{dt})），通过地平面耦合到模拟电路（如ADC、传感器、运放），导致底噪升高、精度下降。
   • 模拟信号（尤其是高增益、高阻抗电路）对微小噪声敏感，易受数字噪声污染。

2. 避免共地阻抗干扰
   若数字和模拟电路共用完整地平面，返回电流流经公共路径时，数字噪声会在共享地阻抗上产生压降（(\Delta V = I{noise} \times Z{ground})），叠加到模拟信号上。

二、如何正确分割地平面？

1. 基本原则：单点连接（星型接地）

• 核心思想：数字地和模拟地在某一处通过低阻抗路径连接，形成唯一电流返回路径。
• 连接点位置：
  • 靠近混合信号器件（如ADC、DAC）的接地引脚。
  • 优先选择电源输入点（如DC-DC输出电容接地端）。

• 连接方式：

  • 磁珠（Ferrite Bead）：抑制高频噪声（>100MHz）。
  • 0Ω电阻：低成本直连，便于测试时断开。
  • 铜箔走线：宽度≥100mil（降低阻抗）。
  • 避免使用跳线：引入额外电感。

  

2. PCB布局分割步骤

    ┌───────────────┐      ┌───────────────┐
   │  模拟区域     │      │  数字区域     │
   │  (ADC, 运放)  │      │  (MCU, 逻辑IC) │
    └───────┬───────┘       └───────┬───────┘
           │                      │
           ├───── 单点连接处 ──────┤   ← 分割线（间隙≥20mil）
           │  (磁珠/0Ω)           │
    ┌───────┴───────┐      ┌───────┴───────┐
   │  模拟地平面   │      │  数字地平面   │
   │  (完整覆铜)   │      │  (完整覆铜)   │
    └───────────────┘      └───────────────┘

• 物理分割：
  • 在PCB的接地层（GND Plane） 上，用20-50mil宽度的间隙将数字地和模拟地区域分开。
  • 禁止跨分割布线：数字信号线不得跨越模拟地区域，反之亦然。
• 元件分区：
  • 严格按功能分区布局，模拟器件置于模拟地区域，数字器件置于数字地区域。
  • 混合信号IC（如ADC）跨越分割线放置，其接地引脚归属模拟地。

3. 信号跨区处理

• 数字信号进入模拟区（如ADC的SCLK）：
  • 在跨越分割间隙处，紧邻信号线布置回流地孔，形成低电感返回路径。
  • 使用滤波器（RC/磁珠）滤除高频噪声。
• 模拟信号进入数字区：
  • 避免长距离平行数字走线，采用包地处理（Guard Trace）。

三、常见错误

1. 多点连接：
   形成地环路，噪声通过多个路径耦合。
2. 跨分割走线：
   信号线跨越分割间隙时，返回电流被迫绕行，产生天线效应辐射噪声。
3. 分割不彻底：
   数字/模拟器件交错布局，破坏隔离效果。

四、何时不需要分割？

1. 纯数字电路或低频模拟电路（<1MHz）。
2. 多层板设计：
   • 用完整地平面层作参考，通过分区布局+严格单点接地实现隔离。
   • 示例叠层：

     Top Layer: 信号走线  
     Layer2:    完整地平面（DGND/AGND通过过孔星型连接）  
     Layer3:    电源分割  
     Bottom:    信号走线

五、验证方法

1. 万用表测试：确认分割区域无短路。
2. 示波器检测：
   • 测量模拟地引脚对参考点的噪声电压（目标：<10mVpp）。
3. 频谱分析：
   • 对比分割前后ADC输出信号的FFT频谱，观察高频噪声是否降低。

关键点总结

? 提示：现代高速设计更倾向于统一地平面+精密分区布局（如手机PCB），但需通过仿真确保返回电流路径不重叠。分割方案更适合中低频（<100MHz）或高精度模拟系统（如24位ADC）。