在PCB设计中，网线（以太网接口）的等长处理是保证信号完整性的关键步骤，尤其适用于高速网络（如千兆以太网、万兆以太网）。以下是核心要求和实施步骤：

一、为什么需要等长处理？

1. 差分信号抗干扰：网线使用差分对（如TX±、RX±）传输信号，等长可确保正负信号同时到达，抑制共模噪声。
2. 时序同步：数据在多对线间并行传输（如千兆网用4对线），长度差会导致数据偏移（Skew），引发误码。
3. 阻抗匹配：等长有助于维持差分阻抗一致性（典型100Ω），减少反射。

二、核心等长规则

1. 差分对内部等长（Intra-Pair）

• 优先级最高：同一差分对的两根线长度差需严格控制。
• 允许误差：
  • 百兆以太网（100BASE-TX）：±150 mil（3.8mm）内
  • 千兆以太网（1000BASE-T）：±5 mil（0.127mm）内
  • 万兆以太网（10GBASE-T）：±1 mil（0.025mm）内
• 实现方式：用蛇形绕线（Serpentine）补偿较短的那根线。

2. 差分对间等长（Inter-Pair）

• 四对差分线（如TX±, RX±, BI_DA±, BI_DB±）之间的相对长度差需控制。
• 允许误差：
  • 千兆网：四对线总长差 ≤ ±50 mil（1.27mm）
  • 万兆网：≤ ±5 mil（0.127mm）
• 关键点：以最长的一对线为基准，其他三对向其靠拢。

3. 其他接口等长

• PHY芯片到变压器（Magnetics）：
  差分对长度尽量短（通常≤25mm），避免跨分割或打孔。
• 变压器到RJ45接口：
  可放宽要求（百兆网长度差≤500mil），但建议对称布线。

三、布线关键技巧

1. 优先处理差分对内部等长：确保每对线的两根线严格等长，再处理对间等长。
2. 蛇形绕线注意事项：
   • 绕线间距 ≥ 3倍线宽（避免耦合干扰）。
   • 弧度用45°或圆弧拐角（减少阻抗突变）。
   • 避免在PHY芯片或变压器附近绕线。
3. 参考平面完整：
   • 差分线下需完整地平面（GND），禁止跨分割。
   • 与其他高速信号（如DDR、USB）保持3W间距（W为线宽）。
4. 对称布线：
   • 差分对的两根线平行走线，间距一致（控制阻抗）。
   • 避免一端过长走线后再绕等长（引入额外寄生电容）。

四、设计流程

1. 设定规则：在EDA工具（如Altium、Cadence）中设置差分对和等长组（Match Group）。
2. 布线顺序：
   • 先布线PHY→变压器→RJ45，保持路径最短。
   • 用自动等长工具（如ActiveRoute）辅助绕线。
3. 验证检查：
   • 使用信号完整性工具（如HyperLynx）仿真时序。
   • 查看长度报告，确保满足误差要求。
4. 测试验证：
   • 实际测试眼图、抖动和误码率（BER）。
   • 用TDR（时域反射计）测量阻抗连续性。

五、常见错误

• 忽略参考平面：在连接器下方掏空区域未补地，导致阻抗失控。
• 绕线过于密集：蛇形线间距过小，引入串扰。
• 未处理PHY端匹配电阻：末端电阻未靠近芯片放置，影响信号质量。

总结

网线等长的核心是：差分对内严格等长（±5mil） > 四对线间等长（±50mil） > 对称布线和阻抗控制。通过合理的绕线策略和EDA工具辅助，可大幅降低信号失真风险。设计后务必通过仿真和实测验证时序余量。