pcb原理图编译常见的错误

PCB原理图编译（通常指电气规则检查 - Electrical Rule Check, ERC）时常见的错误主要包括以下几大类，这里用中文列举详解：

悬空引脚 / 未连接引脚：
- 引脚未连接到任何网络（如未使用的输入引脚、遗漏连接的输出引脚）。
- 风险： 输入引脚悬空可能导致逻辑不稳定或电流泄漏；输出悬空可能浪费功耗或引起干扰。
单端网络：
- 某个网络只连接了一个引脚（通常是个错误，除非是测试点、天线等特殊设计）。
- 风险： 该网络无法实现信号传输功能。
短路：
- 不同网络（尤其是电源和地）意外通过连线、元件、文本标签等直接连接到一起。
- 风险： 最严重的错误之一，通电会导致烧毁元件或电源保护。
电源引脚未连接：
- 元件的电源（VCC/VDD）或地（GND/VSS）引脚未接入相应的电源/地网络。
- 风险： 元件无法工作或工作异常。
多个输出引脚连接到同一网络：
- 两个或以上具有驱动能力（Output, Push-Pull）的引脚直接连在同一网络上，没有缓冲隔离（如OC门需上拉）。
- 风险： 不同输出信号冲突（“线与”逻辑需特殊处理），可能导致器件损坏、逻辑混乱、过大电流。

元件标识重复：
- 同一图纸或多张图纸中存在多个相同元件位号（如两个R1）。
- 风险： 导致BOM混乱、PCB布局和焊接错误。
元件标识缺失：
- 元件（特别是电阻、电容、IC）缺少位号（如R?， C?）。
- 风险： BOM和装配困难。
元件值缺失或无效：
- 电阻、电容、电感等未填写数值（如1k， 10uF）或数值格式错误。
- 风险： BOM不完整，采购和生产出错。
元件封装缺失或错误：
- 元件关联的PCB封装未指定或指定错误（如0805电阻关联成了SOT-23封装）。
- 风险： PCB无法布局布线或元件无法焊接。
引脚类型冲突：
- 连接在一起的引脚电气类型不兼容（如将一个Output引脚直接连接到另一个Output引脚）。
- 风险： 同第5条（多个输出冲突）。
多部件元件引脚分配错误：
- 复杂IC（如多路运放、逻辑门）中，属于不同部分的引脚（如IC的第1部分运放A的输出）被错误地放在另一部分（运放B）的原理图符号中使用。
- 风险： 功能错乱，连接无效。

未匹配的离图连接器：
- 使用了Port或Off-Sheet Connector进行跨页连接，但在其他页面找不到对应匹配的连接符（名称或大小写不一致）。
- 风险： 预期的跨页连接失效，网络断开。
图纸入口/端口错误：
- 子图纸符号（Sheet Symbol）上的图纸入口（Sheet Entry）与子图纸内部的端口（Port）名称、电气类型或I/O方向不一致。
- 风险： 层次式设计中信号无法正确传递。
未连接的全局网络：
- 使用了全局网络标签（如GND, VCC_3V3），但在整个设计中存在同名的标签却没有实际连接到该网络的端口或引脚。
- 风险： 预期全局连接的信号实际未连接。
错误的网络名：
- 网络标签拼写错误（大小写敏感）、使用了非法字符、或与总线命名规则不匹配。
- 风险： 信号无法正确连接，总线切片出错。

ERC规则设置违反：
- 违反了用户自定义或软件默认的ERC规则（如允许的最大输入引脚并联数、电源网络连接检查级别等）。
元件库问题：
- 原理图符号本身引脚电气类型定义错误（如将电源脚定义成了Passive）。
- 封装引脚编号与原理图符号引脚编号不一致（如原理图引脚1对应封装引脚2）。
- 风险： 即使ERC通过，实际PCB连接也会错误。