在 Allegro PCB Editor 中，在不同 PCB 设计文件（.brd）之间复制对象（如元件、走线、铜皮、过孔、文本、板框等），最常用和推荐的方法是使用 Sub-drawing 功能。以下是详细步骤：

核心方法：使用 Sub-drawing (子图)

1. 在源 PCB 文件 (Source.brd) 中：

   • 打开包含你要复制内容的源 PCB 文件。
   • 确保要复制的对象在当前设计中是可见且可选择的状态（检查层面、颜色设置）。
   • 选择菜单：Place > Copy Mode (旧版本可能在 Edit > Copy 或 Place > Sub-drawing)。
     • 中文路径可能为：放置 > 拷贝模式 (或 编辑 > 拷贝 / 放置 > 子图)
   • 在 Options 面板：
     • Activity: 选择 Copy。
     • Origin: 这是关键步骤！ 点击 Pick 或 Set Origin，然后在设计区域精确点击一个点作为参考原点（例如一个元件的引脚中心、板框角点、过孔中心等）。复制的所有对象都将相对于这个原点记录位置。粘贴时会用到这个点对齐。
   • 在画布上：
     • 使用鼠标左键框选 (Left-to-Right 包含框内完整对象，Right-to-Left 接触即选中) 所有你想要复制的对象。
     • 或者按住 Ctrl + 鼠标左键逐个选择对象。
   • 完成选择后，按鼠标右键选择 Complete (完成)。
   • 弹出保存对话框：
     • 给这个子图文件起一个名字 (例如 my_copy.clp)。
     • 文件类型必须是 .clp (Clipboard 剪贴板格式)。Allegro 通常会默认添加后缀。
   • 点击 Save (保存)。现在源文件的操作完成。

2. 在目标 PCB 文件 (Target.brd) 中：

   • 打开你要粘贴内容的目标 PCB 文件。
   • 确保粘贴区域的层面设置和设计规则（线宽、间距等）与源设计兼容。层叠结构 (Stackup) 最好一致，否则粘贴时需要仔细映射层。
   • 选择菜单：Place > Place Mode (旧版本可能在 Place > Sub-drawing 或 Edit > Paste)。
     • 中文路径可能为：放置 > 放置模式 (或 放置 > 子图 / 编辑 > 粘贴)
   • 在 Options 面板：
     • Activity: 选择 Place。
     • Database: 勾选 Save Relative Path (如果 .clp 文件不在当前工作目录，通常需要勾选以正确找到路径)。
     • Origin: 点击 Browse...，找到并选中你之前保存的 .clp 文件 (例如 my_copy.clp)。
     • Placement Origin: 点击 Set Origin，然后在目标设计区域精确点击一个点作为放置参考点（例如目标位置对应的元件引脚中心、板框角点、过孔中心等）。
       • 这个点将与源文件中设置的 Origin 点对齐。 粘贴的所有对象都将根据这两个原点的相对位置进行放置。
     • Layer Options (层选项 - 非常重要！):
       • Keep layers: 粘贴对象保持它们在源文件中的层不变 (推荐)。前提是目标文件的层结构与源文件一致，或者有对应的层名。
       • Map layers: 手动将源文件的层映射到目标文件的层 (当层结构/命名不同时使用)。点击 Define Mapping 按钮进行详细映射设置。
     • Rename Options (重命名选项)：通常用于元件位号 (RefDes)。
       • Add suffix / Add prefix: 粘贴时自动给位号添加前缀或后缀 (如 U1 变成 COPY_U1)，强烈推荐使用，避免位号冲突。
       • Ignore: 保留源位号。极易导致位号重复冲突，不推荐！
     • Other Options: 根据需要勾选 Ripup etch (自动挖空阻挡敷铜)、Retain net of vias (保留过孔的网络) 等。
   • 在画布上：
     • 点击鼠标左键：此时，被复制的整个图形会随着鼠标移动。
     • 将鼠标移动到你在目标文件中设定的 Placement Origin 点附近 (系统会尝试吸附到你设定的点上)。
     • 再次点击鼠标左键完成粘贴。所有对象将根据两个原点对齐放置。

关键注意事项

1. 原点 (Origin) 是核心：
   • 在源文件中设置的 Origin 和在目标文件中设置的 Placement Origin 必须是你期望对齐的关键点（如某个焊盘中心）。这两个点的精准定位决定了复制内容的位置精度。
2. 层叠结构 (Stackup)：
   • 强烈建议源文件和目标文件使用相同的层叠结构定义 (层数、层名、类型)。 如果不同，在粘贴时 (Keep layers 模式)：
     • 同名层：对象放在同名层上。
     • 目标文件缺少的层：对象会被放在 Board Geometry 层的某个子层（如 BOARD GEOMETRY/SILKSCREEN_TOP)，可能不是预期位置！需要手动调整层。
   • 如果层结构差异大，务必使用 Map layers 模式并仔细定义映射关系。
3. 位号 (RefDes) 冲突：
   • 务必在粘贴时使用 Add suffix 或 Add prefix 选项自动修改粘贴过来元件的位号（如 U1 -> COPY_U1 或 U1_1）。直接保留源位号 (Ignore) 会引起目标设计中位号重复，导致严重问题。
   • 粘贴后根据需要手动整理位号。
4. 网络 (Net) 属性：
   • .clp 文件通常不保存网络名信息。粘贴过来的走线、铜皮、过孔通常会是 No Net (无网络状态)。
   • 如果需要保留网络关系：
     • 方法1 (复杂)： 在导出 Sub-drawing 前，确保源设计中这些网络是定义好的。在目标设计中，必须先存在完全相同的网络名，并且在粘贴时确保选项保留了网络（如 Retain net of vias）。通常走线和铜皮的网络不容易保留。
     • 方法2 (常用)： 粘贴后，手动或使用 Logic > Net Logic > Identify DC Nets 或 Edit > Properties 等方式重新分配网络。
5. 封装 (Symbols)：
   • 粘贴的元件将使用源设计中使用的封装路径下的同名封装 (.dra/.psm)。确保目标设计能找到这些封装文件（配置好 padpath 和 psmpath）。
   • 如果目标设计中找不到同名封装，粘贴会失败或元件显示为 UNKNOWN。
6. 设计规则 (Constraints)：
   • 粘贴的对象（线宽、孔径、间距）不会改变目标设计的规则设置。粘贴后务必进行 DRC 检查，确保新加入的内容符合目标设计的约束规则。

总结步骤口诀

1. 源文件： Place > Copy Mode -> 精确选原点 -> 框选内容 -> 保存为 .clp 文件。
2. 目标文件： Place > Place Mode -> 浏览加载 .clp 文件 -> 精确设放置原点 -> 设置层选项 (Keep layers/Map layers) -> 强制添加位号后缀/前缀 -> 点击放置。

遵循 Sub-drawing 流程并注意上述关键点，即可高效、准确地在 Allegro 的不同 PCB 文件间复制设计内容。