在Cadence Allegro中进行PCB布地（接地设计）需遵循以下关键步骤和原则：

1. 规划接地系统

• 接地类型选择：
  • 单点接地：低频/模拟电路（减少地环路干扰）。
  • 多点接地：高频/数字电路（降低阻抗）。
  • 混合接地：模数混合电路（用磁珠/0Ω电阻连接模拟地和数字地）。
• 分层设计（多层板）：
  • 优先使用完整地平面层（如L2或L3），避免信号跨分割。

2. 创建地平面（铺铜）

1. 动态铺铜（推荐）：
   • 选择菜单 Shape → Polygon（或矩形/圆形铺铜）。
   • 在Options面板：
     • Assign Net Name: 指定GND网络（如GND）。
     • Layer: 选择目标层（如Bottom）。
     • Shape Fill Type: 选择 Dynamic Copper（自动避让走线）。
   • 沿板框边缘绘制闭合区域。
2. 手动更新铺铜：
   • 右键点击铜皮 → Manual Update（或设置自动更新）。

3. 接地过孔（Via）设计

• 关键位置：
  • 每个GND焊盘旁至少1个过孔（BGA下方需阵列过孔）。
  • 信号换层处就近添加地过孔（提供回流路径）。
• 批量添加：
  • 使用 Edit → Copy 复制过孔阵列。
  • 或 Tools → Via Patterns → Matrix 创建过孔矩阵。
• 规则设置：
  • 约束管理器（Constraint Manager）中设置GND过孔间距（高频区密度＞10个/cm²）。

4. 混合信号接地处理

• 地平面分割：
  1. 使用 Shape → Rectangular 绘制分割线（禁止铺铜区）。
  2. 两地平面间用单点连接（磁珠/电容）。
• 注意事项：
  • 禁止高速信号线跨越分割缝（避免回流路径中断）。
  • 模拟地区域远离数字噪声源（如开关电源）。

5. 接地优化与检查

• 降低阻抗：
  • 电源地耦合：电源层与地层相邻（如Stackup: L1(信号)-L2(GND)-L3(PWR)-L4(信号)）。
  • 关键器件（如晶振、ADC）下方禁止走线，保持完整地平面。
• DRC检查：
  • 运行 Tools → Quick Reports → DRC Report 检查接地开路/短路。
  • 使用 Display → Status 确认所有GND网络100%连接。
• 回流路径验证：
  • 查看信号线下方是否有连续地平面（Tools → Canvas → Show Rats → Net）。

6. 特殊场景处理

• 板边接地：
  • 金属螺丝孔周围用多排过孔连接到机壳地（Chassis GND）。
• 散热器接地：
  • 大功率器件散热片通过低阻抗路径接GND（铺铜+多过孔）。
• 高频/射频电路：
  • 屏蔽罩焊盘预留"过孔墙"（间距≤λ/20）。

总结要点

• 核心原则：最短回流路径、低阻抗、避免跨分割。
• 铺铜优先级：完整地平面 ＞ 局部铺铜 ＞ 地走线。
• 高频设计：地过孔数量 >> 信号过孔数量。

⚠️ 实际操作中，需结合 Constraints Manager 设置GND网络规则（如线宽、间距），并通过 Sigrity 进行电源完整性仿真验证。