以下是Allegro PCB设计中常用的检查流程及关键点，请根据设计阶段逐步执行：

一、设计前期检查

1. 封装库验证

   • ✅ 使用Padstack Editor检查焊盘尺寸与钻孔匹配性
   • ✅ 通过Tools → Padstack → Check扫描封装错误
   • ⚠️ 重点检查：阻焊层扩展、钢网层定义、热风焊盘

2. 设计规则设置

   graph LR
   A[Constraint Manager] --> B[间距规则]
   A --> C[物理规则]
   A --> D[电气规则]
   B --> E[线-线/孔-孔/铜皮间距]
   C --> F[线宽/差分对/阻抗]
   D --> G[等长/时序约束]

二、布局阶段检查

1. 机械冲突检查

   • 执行Tools → Quick Reports → Component Clearance查看元件间距
   • 3D视图检查（View → 3D Viewer）确认高度干涉

2. 关键信号路径

   • 高速信号（时钟/差分）避免跨越平面分割区
   • 模拟/数字地分割合理性验证

三、布线后期检查

1. DRC全面扫描

   • 运行Tools → Quick Reports生成以下报告：
     • Unrouted Nets（未布线网络）
     • Design Rules Check（DRC错误）
     • Same Net Spacing（同网络间距）

2. 电源完整性验证

   • 铜皮完整性：Shape → Global Dynamic Params → Void Controls
   • 过载检查：Tools → Voltage Drop Analysis

3. 生产性检查

   | 检查项          | 路径                          | 标准值       |
   |----------------|------------------------------|-------------|
   | 最小线宽       | Manufacture → Silkscreen     | >0.15mm     |
   | 焊盘间距       | DRC → Same Net Spacing       | >0.2mm      |
   | 丝印重叠       | View → Color → Package Geom  | 无覆盖焊盘  |

四、输出前终检

1. Gerber验证

   • 使用Manufacture → Artwork检查各层：
     • 光绘层是否包含板框层（OUTLINE）
     • 钻孔文件（NC Parameters）单位/格式匹配

2. 装配检查

   • 生成坐标文件：File → Export → Placement
   • 输出BOM清单：Tools → Reports → Bill of Material

五、高频问题处理

flowchart TD
   问题[DRC错误] --> 类型检查{错误类型}
   类型检查 -->|间距错误| 调整约束规则
   类型检查 -->|开路| 检查布线拓扑
   类型检查 -->|短路| 激活显示模式'z'
   调整约束规则 --> 重新DRC
   检查布线拓扑 --> 优化布线

六、实用命令速查

注意：每次规则变更后务必执行 Tools → Update DRC 刷新检查状态。遇到复杂阻抗设计时，建议使用 Sigrity PowerDC 协同仿真验证电源完整性。