好的，针对 STM32F103 的 PCB 布线，以下是一些关键的设计要点和最佳实践（使用中文）：

核心原则： 清晰、有序、减少干扰、保证电源完整性。

一、 电源系统 (重中之重！)

1. 电源分区与去耦：

   • VDD/VSS (数字电源)： 使用星型拓扑或电源平面。每个 VDD 引脚附近（越近越好，最好在 100mil/2.54mm 内）放置一个 100nF (0.1uF) 陶瓷电容到对应的 VSS。对于主 VDD 入口，额外增加一个 1uF 或 10uF 的电解或陶瓷电容进行储能和低频滤波。
   • VDDA/VSSA (模拟电源)： 必须与数字电源 VDD/VSS 隔离！使用独立的走线或小面积电源平面。在 VDDA 引脚附近放置 至少一个 100nF 陶瓷) 和 一个 1uF 或 10uF (陶瓷或钽电容) 到 VSSA。强烈建议在 VDDA 入口处增加一个 铁氧体磁珠 (Ferrite Bead) 或 0Ω 电阻进行隔离滤波。
   • VBAT (电池备份域)： 如果使用，需要单独供电（电池或超级电容）。在 VBAT 引脚附近放置一个 100nF 陶瓷电容到 VSS。确保当主电源断开时，该路径是可靠的。
   • VREF+ (ADC 参考电压)： 如果使用内部参考电压，此引脚必须连接到 VDDA。如果使用外部参考源，则必须使用非常干净的电源，并就近放置高质量的去耦电容（例如 100nF + 1uF）。走线要短且粗，远离噪声源。

2. 地平面 (GND Plane)：

   • 使用完整的地平面层是最佳实践。它提供低阻抗回路，屏蔽噪声，提高信号完整性。
   • 模拟地 (AGND/VSSA) 和数字地 (DGND/VSS)： 在 STM32F103 上，VSSA 和 VSS 在芯片内部并未连接。在 PCB 上：
     • 单点连接： 通常推荐在 芯片下方或靠近芯片 的某个点（例如通过一个 0Ω 电阻或直接连接点）将 AGND (VSSA) 和 DGND (VSS) 连接在一起。这个点也是电源输入滤波电容的接地点。 确保模拟部分的地电流主要在这个点汇合，避免数字噪声污染模拟地。
     • 分区： 即使使用统一地平面，也要在布局上尽量将模拟部分（ADC 输入、VDDA、VREF+、晶振）和数字部分（高速信号、数字 I/O、开关电源）物理分隔开，让它们的电流路径不重叠。
   • 过孔： 所有 GND 引脚（VSS, VSSA）都要用多个过孔就近连接到地平面，提供最短的返回路径。

二、 时钟电路 (晶振)

1. 布局：
   • 将 外部晶振 (HSE/LSE) 及其负载电容 放置在 紧邻 STM32 对应引脚（OSC_IN/OSC_OUT）的位置。走线越短越好。
2. 布线：
   • 晶振连接线（OSC_IN 和 OSC_OUT）要 尽量等长、对称。
   • 使用 较细 的走线（如 8-10mil）。
   • 晶振下方和周围保持净空 (Keep-Out)： 禁止 在晶振、负载电容下方或它们之间的区域铺设地平面或电源平面（即做开窗处理）。这是为了减少寄生电容对振荡频率和稳定性的影响。晶振外壳应连接到地平面（如果金属外壳接地）。
   • 负载电容： 电容接地端要直接通过过孔打到地平面，路径要短。
   • 远离噪声源： 远离高速数字信号线、开关电源、继电器等噪声源。

三、 复位电路 (NRST)

• 复位信号对噪声敏感。保持 复位线走线短而宽（如 10-15mil）。
• 复位引脚（NRST）的上拉电阻和电容（如果需要）要靠近 MCU 放置。
• 避免将复位线靠近时钟线或其他高速开关信号线平行长距离走线。

四、 调试接口 (SWD/JTAG)

• SWD (推荐)： 只需要 SWDIO, SWCLK, GND。VDD 可选（用于给调试器供电或检测目标电压），NRST 可选（用于可靠复位）。
• 布线：
  • 保持 SWDIO 和 SWCLK 走线 短 且 等长（非必须，但有益）。
  • 如果走线较长（>10cm），考虑在信号线上串联小电阻 (22-100Ω) 靠近 MCU 端放置，以阻尼反射。
  • GND 连接至关重要！ 确保调试接口的 GND 引脚与 MCU 的 GND 有低阻抗、直接的连接（通过地平面和多个过孔）。这是调试可靠性的关键。避免使用长飞线的 GND。

五、 高速/敏感信号线

1. USB (如果使用)：
   • USB_DP 和 USB_DM 是 差分对。
   • 必须严格等长（长度差控制在 5-10mil 以内）。
   • 并行紧密耦合走线（间距等于线宽，例如 10mil 线宽，10mil 间距）。使用 PCB 编辑器的差分对布线功能。
   • 保持 阻抗控制（通常目标 90Ω 差分阻抗）。这可能需要特定的叠层结构和线宽/间距计算。
   • 走线尽量短、直。避免过孔，如果必须打孔，两个信号都要打，且对称。
   • 在 USB 数据线靠近 MCU 端，可以串联小电阻 (22-33Ω) 进行阻抗匹配和阻尼。
   • 在 USB 电源 (VBUS) 上放置合适的电容（如 10uF 电解 + 100nF 陶瓷）。
2. ADC 模拟信号输入：
   • 走线尽可能短。
   • 使用 较细 的走线（如 8-10mil）以减少拾取噪声的面积。
   • 远离 所有数字信号线、时钟线、电源线，尤其避免平行走线。如果必须交叉，尽量垂直交叉。
   • 在模拟信号源附近或 ADC 输入引脚处，可以添加一个 小电容 (如 1nF - 10nF 陶瓷) 到 AGND 进行滤波（根据信号频率选择）。
   • 确保信号源阻抗足够低，或者使用运放缓冲。
3. 其他高速数字信号 (如 FSMC, SPI, I2S)：
   • 对于高速总线（如 FSMC），保持信号组内走线 等长（长度匹配），特别是时钟和数据/地址线之间。
   • 对于 SPI (尤其高速模式)、I2S，时钟线（SCK, WS, CK）和数据线（MISO, MOSI, SD）尽量保持 等长 和 短。
   • 避免在敏感模拟区域附近走高速数字线。

六、 一般布线技巧

1. 走线宽度： 电源线 > 一般信号线 > 模拟/时钟线。电源线要宽（根据电流计算，通常 20mil+）。普通信号线 8-12mil。模拟/时钟线可以稍细（8-10mil）以减少寄生电容。
2. 过孔： 合理使用过孔连接不同层。避免在高速信号路径或晶振附近滥用过孔。电源和地过孔可以多用，降低阻抗。
3. 锐角： 避免 90° 直角走线，使用 45° 角或圆弧走线，以减少信号完整性问题（反射、EMI）。
4. 环路面积： 对于关键信号（尤其是高速差分对、开关电源回路），尽量减小信号路径和其返回路径（地）形成的环路面积，以降低辐射 EMI 和电感。
5. 测试点： 为关键信号（电源、地、复位、时钟、SWD、重要 I/O）添加测试点（焊盘或专用测试点），方便调试和测试。
6. 丝印： 清晰标注元件位号（R1, C2, U1）、关键网络名（3V3, GND, VBAT）、接口方向（USB, SWD）、跳线功能等。
7. DRC (设计规则检查)： 布线完成后，务必严格运行 PCB 设计软件的 DRC 检查，确保满足线宽、间距、过孔等制造规则和电气规则（如未连接网络、短路）。

七、 其他注意事项

• BOOT 引脚： 根据你的启动模式需求（通常是从主Flash启动 BOOT0=0），确保 BOOT0 和 BOOT1 引脚通过电阻可靠地拉高或拉低。下拉/上拉电阻要靠近 MCU 放置。
• 未使用引脚： 将未使用的 I/O 引脚配置为模拟输入（功耗最低，抗噪性好）或输出低电平（如果外部可能被拉高）。避免悬空。
• 散热： 如果 MCU 功耗较大（如高主频运行、驱动多个外设），确保芯片下方有足够的地平面铜皮散热，必要时可添加散热过孔阵列（连接顶层和底层地平面）在芯片下方。
• 参考设计： 仔细阅读 STM32F103 的数据手册 (Datasheet) 和参考手册 (Reference Manual)，特别是引脚定义、电气特性、封装信息和布局建议部分。查看 ST 官方的评估板原理图和 PCB 文件（如 STM32F103ZE-EVAL）是非常好的学习资源。

总结关键点：

1. 电源去耦电容要靠近、足量。
2. 模拟电源/地与数字电源/地要隔离，单点连接。
3. 晶振要靠近、下方净空、走线短。
4. SWD 的 GND 连接要可靠直接。
5. USB 差分对要等长、耦合、阻抗控制（或尽量短）。
6. ADC 走线要短、远离数字噪声。
7. 地平面要完整、低阻抗。

遵循这些原则将大大提高你的 STM32F103 PCB 的稳定性、抗干扰能力和信号质量。祝你设计顺利！