晶振（晶体振荡器）在PCB布线时，其走线宽度（线宽）的选择需要综合考虑信号完整性、抗干扰能力以及生产工艺等因素。虽然没有一个绝对固定的“最佳”数值，但遵循以下原则和常用范围至关重要：

核心原则：

1. 最短路径优先： 晶振（尤其是无源晶体）到其负载芯片（通常是MCU、CPU等的XTAL_IN/XTAL_OUT引脚）的距离尽可能短。这是最重要的原则，比线宽本身更重要。
2. 对称与等长： 对于无源晶体，连接晶体的两根走线（XTAL_IN 和 XTAL_OUT）应尽量对称并等长，以减少相位差和寄生参数的影响。
3. 避免干扰： 远离高速数字信号线、开关电源、大电流走线等噪声源。
4. 包地处理： 使用GND铜皮将晶体本体及其连接走线完全包裹（包地），形成一个法拉第笼，提供良好的屏蔽。包地线本身可以细一点（如8-12mil），但要打密集的接地过孔。
5. 远离大面积铺铜边缘： 避免晶体和其走线靠近大面积铺铜（尤其是电源层）的边缘，减少边缘辐射干扰。
6. 阻抗控制（通常非必需）： 大部分晶体工作频率（几十MHz以下）对走线的特性阻抗要求不高（不像GHz级高速信号）。优先保证短、直、对称和包地，通常无需严格进行50欧姆阻抗控制。但在高速或高精度应用中，可以考虑微带线结构并使用计算工具确定线宽/间距以达到目标阻抗。

关于线宽的具体建议：

• 常用范围： 10 mil - 15 mil (0.25mm - 0.38mm) 是一个广泛使用且比较合适的范围。这个宽度：
  • 足以承载晶体信号的微小电流。
  • 比电源线和地线细，有利于物理布局区分。
  • 在标准PCB生产工艺下容易实现。
  • 既不过细（不易加工，阻抗可能略高），也不过粗（占用空间，对寄生电容影响稍大）。
• 匹配电容走线： 连接晶体引脚到其匹配电容（通常为两个10pF~33pF的负载电容）的走线也应尽量短，并且对称。其线宽可以与主走线相同或略细（如8-12mil）。
• 有源晶振（振荡器模块）： 其输出（通常是一个方波时钟信号）的走线可以按普通数字信号处理。虽然10-15mil依然适用，但更重要的是将其视为时钟信号：
  • 优先保证源端串联电阻靠近晶振输出脚（如果有），并且走线短。
  • 使用包地或地线伴随。
  • 远离敏感模拟电路和噪声源。
  • 如果频率很高（>100MHz）或走线很长，可能需要考虑阻抗控制（如50欧姆）和端接。

总结关键点：

1. 线宽不是最关键的单一参数，10-15mil是安全常用的起始点。
2. 最短路径、对称等长和良好包地屏蔽比精确的线宽数值重要得多！
3. 无源晶体布线要求比有源晶振更严格。
4. 务必查阅你所使用的具体晶体/振荡器的Datasheet，厂商有时会提供特定的PCB布局建议。

因此，回答“多粗”：优先采用 10 mil 到 15 mil (0.25毫米 到 0.38毫米) 的线宽，并严格遵守短路径、对称、包地等核心布线规则。 不要孤立地只关注线宽数字，综合布局设计才是稳定振荡的关键。