好的，网口电路（特别是以太网接口，如 10/100/1000BASE-T）的 PCB 设计规范至关重要，直接影响到信号完整性、EMC/EMI 性能和系统可靠性。以下是关键的中文设计规范要点：

一、差分对布线 (RX±, TX±)

1. 严格控制阻抗： 这是最重要的一点！目标阻抗通常为 100Ω ±10%（差分阻抗）。必须与 PCB 板厂沟通，提供叠层结构、板材参数（如 Er）、线宽线距要求，由板厂精确计算并反馈叠层和阻抗控制参数。
2. 等长匹配： 差分对内的两根线（P 和 N）长度偏差要尽可能小。一般要求：
   • 10/100M: < 150 mils (约 3.8mm)
   • 1000M (千兆): < 5 mils (约 0.127mm) 是理想目标，严格设计需 < 10 mils (约 0.254mm) 或更小。
3. 长度匹配优先： 当需要绕等长时，优先采用 对称蛇形线。蛇形线的振幅 >= 3倍线宽，间距 >= 3倍线宽，避免突变拐角，优先用 45° 或圆弧拐角。差分对内蛇形线要对称放置。
4. 最小化走线长度： 在满足等长和隔离要求的前提下，尽量缩短 TX 和 RX 差分对的长度。
5. 避免层间切换： 差分对尽量在同一信号层走完。如果需要换层，必须成对换层，并在换层孔旁边紧邻放置 回流地过孔（通常每对差分过孔旁边至少打一个地过孔）。
6. 远离干扰源： 差分线必须远离高速数字信号（如时钟、DDR、高速总线）、开关电源、晶振、射频电路、磁性元件（电感、变压器）等强干扰源。保持足够间距（建议 >= 3倍线宽或 20-30 mils 以上）。
7. 远离板边： 尽量远离 PCB 板边缘（建议 > 50 mils / 1.27mm），降低辐射和受干扰风险。
8. 避免分割平面： 差分线的正下方必须保持 完整、连续的地平面！严禁在差分线正下方的参考层（GND）走其他信号线或出现分割槽。参考层的连续性是保证阻抗和回流路径的关键。
9. 禁止 Stub/T 型连接： 差分对必须是点到点连接，不允许出现分支或 T 型连接。

二、网络变压器 (Magnetics/Transformer) 布局布线

1. 紧邻 RJ45 连接器： 理想状态下，网络变压器应直接放置在 RJ45 连接器后面（PHY 芯片侧），尽量缩短变压器中心抽头到 PHY 芯片对应管脚（如 VDDA）的走线距离。
2. 变压器下方净空：
   • 变压器本体正下方的 所有层 都应 掏空（No Copper），移除铜箔（包括地平面）。这是为了减小变压器绕组与 PCB 平面之间的寄生电容，避免影响共模抑制比和信号完整性。
   • 掏空区域应略大于变压器本体（每边外扩 20-50 mils）。
3. 中心抽头滤波电容：
   • 每个中心抽头（如 CT1, CT2, CT3, CT4）到其滤波电容（通常是 0.1uF + 0.01uF 并联或单个 0.01uF）的走线要 极短且粗 （如 15-20 mils）。
   • 电容另一端通过 多个过孔 直接连接到其对应的电源平面（PHY_AVDD）或干净的地平面（PGND）。
   • 这些电容 必须 紧挨着变压器的中心抽头管脚放置。
4. PHY 侧差分线： 变压器到 PHY 芯片的差分线（TX±, RX±）同样遵循第一部分的所有差分布线规范（100Ω 阻抗，等长，参考平面连续等）。
5. Bob-Smith 终端 (RJ45 侧)：
   • 变压器 RJ45 侧的每个差分对（通常标记为 TD±, RD±）需要通过一个 75Ω 电阻 串联一个 1000pF 高压电容（通常 2KV） 连接到机壳地（CHGND 或 PGND）。
   • 电阻和电容应靠近变压器放置，连接线短而粗。
   • 该 PGND/CHGND 区域应是独立、隔离的，通常通过 高压电容（如 1nF/2KV）或磁珠 在 单点 连接到主板工作地（GND），位置靠近 RJ45 连接器外壳接地处。目的是泄放共模噪声并提供静电放电路径。
6. 变压器外壳接地： 如果变压器有金属外壳，需要将其连接到 PGND/CHGND。

三、RJ45 连接器 (Connector)

1. 屏蔽连接器： 优选带金属屏蔽外壳的 RJ45 连接器。
2. 外壳接地： 连接器金属外壳需要通过多个低阻抗路径（短宽走线 + 多个过孔）就近连接到 PGND/CHGND 平面。确保与 PGND 大面积良好接触。
3. LED 信号线： 如有连接状态灯（LED）信号线，应视为普通低速信号处理，但最好串接小电阻（如 22-100Ω）并远离差分线。

四、电源滤波与去耦

1. PHY 芯片电源：
   • PHY 芯片的模拟电源（PHY_AVDD）和数字电源（PHY_DVDD）通常需要隔离或分别处理。
   • 每个电源管脚必须有 靠近管脚放置 的去耦电容（典型值：0.1uF + 0.01uF 或 10uF + 0.1uF）。小电容（0.01uF/0.1uF）必须非常靠近电源管脚，引脚尽量短。
   • 电源走线要宽，通过多个过孔连接到电源平面。
   • 模拟电源和数字电源最好通过磁珠或 0Ω 电阻分开，并在各自区域做好本地去耦。
2. 变压器中心抽头电源： 如前所述，这是重中之重！滤波电容必须紧贴中心抽头管脚。

五、接地 (GND) 设计

1. 完整参考平面： TX/RX 差分线下方必须有一个完整的 GND 平面作为参考。PHY 芯片下方也应有连续的 GND 平面。
2. PHY 芯片接地： PHY 芯片的模拟地（AGND）和数字地（DGND）通常需要在芯片下方或附近单点连接（星型接地或通过短路径互连），再连接到系统主地平面（GND Plane）。
3. PGND/CHGND 分区：
   • 为 RJ45 连接器外壳、变压器 Bob-Smith 终端、变压器外壳（如有）设立一个独立的 保护地/机壳地 (PGND/CHGND) 区域。
   • 该区域通常位于 RJ45 连接器附近。
   • PGND/CHGND 区域通过 单点连接（通常使用 1nF/2KV 高压电容 或 磁珠）连接到主板的主工作地（GND Plane）。这个连接点应靠近 RJ45 连接器的接地位置。
   • PGND/CHGND 区域本身应是一个 实心铜箔区（无分割），提供低阻抗泄放路径。
4. 地孔阵列： 在 PHY 芯片、变压器、PGND 区域周围放置密集的地过孔阵列（Via Stitching），增强地平面连通性，减小阻抗，提供良好的高频回流路径。

六、隔离与保护

1. ESD 保护： 在 PHY 芯片的 RX/TX 差分线靠近变压器一侧（通常位于变压器和 PHY 之间），或者在变压器内部已集成的情况下，可能需要添加外部 TVS 二极管阵列用于静电防护。TVS 应紧靠需要保护的线路放置，其接地端连接到 PGND/CHGND。
2. 爬电距离与电气间隙： 对于高压部分（如 Bob-Smith 电路中的 1000pF 电容、PGND 区域），确保与其他低压信号和电源之间有足够的空气间隙（Creepage）和表面距离（Clearance），满足安规要求（如 IEC 60950/62368）。

七、其他注意事项

1. MDI/MDI-X 自动翻转： 如果支持，相关信号按普通低速数字信号处理即可。
2. 时钟信号： 提供给 PHY 的时钟信号（如 25MHz, 125MHz）应视为敏感信号，遵循时钟布线规范（阻抗匹配、包地、远离干扰源、缩短长度）。
3. 管理接口（MDIO/MDC）： 按普通低速数字信号处理，注意上拉电阻位置。
4. 仿真与验证： 对于千兆及以上速率，强烈建议使用 SI/PI 仿真工具（如 HyperLynx, ADS, Sigrity）进行布线前/后仿真，检查阻抗、损耗、眼图等是否满足 PHY 芯片和 IEEE 规范要求。
5. PCB 叠层： 选择合适的板材（如 FR4，对高频损耗敏感时可考虑高速板材如 Megtron 6/7, ISOLA 等），叠层设计需保证阻抗控制和电源地平面的完整性。通常需要 4 层板或以上。
6. 测试点： 在关键信号线（如差分对、电源、重要控制信号）上预留测试点，方便调试和量产测试。测试点不要破坏高速信号路径。

总结设计口诀：

• 差分阻抗是根基，100欧姆要牢记。
• 等长匹配最关键，千兆五毫别大意。
• 平面连续莫割裂，下方净空变压器。
• 中心抽头电容近，短粗连接是铁律。
• Bob Smith 靠近放，PGND 单点连大地。
• 电源滤波做到位，PHY 去耦紧相依。
• RJ45 壳接PGND，ESD防护莫忘记。
• 远离干扰和板边，分区接地解难题。

遵循这些规范能最大程度地确保网口电路的稳定性和性能，顺利通过 EMC 测试。务必参考具体使用的 PHY 芯片、网络变压器和 RJ45 连接器的官方数据手册和应用笔记，它们通常包含最详细的布局布线指南和要求。