在 PCB 设计中正确放置和布局晶振对于系统的稳定性和可靠性至关重要。以下是关键的注意事项，请务必遵循：

1. **布局 (Layout)：

   • 靠近主芯片： 将晶体振荡器（包括晶振和无源晶体）尽可能靠近其驱动的芯片（如 MCU、CPU、ASIC）的时钟输入引脚放置。这是最重要的原则！ 目标是 < 5mm，越近越好。
   • 远离干扰源： 远离高速数字信号线（如时钟线、数据线、地址线）、开关电源、功率电感/变压器、电机驱动、射频电路等可能产生强电磁干扰的区域。
   • 远离板边和连接器： 避免将晶振放置在 PCB 边缘或靠近连接器的地方，以减少机械应力、环境干扰（如 EMI/RFI）和静电放电（ESD）的风险。
   • 远离热源： 远离大功率器件和散热器，温度变化会影响晶体的频率精度。
   • 平行于板边： 如果可能，将晶振的长边平行于 PCB 边缘放置，有助于减少制造和组装过程中的机械应力。
   • 远离安装孔和螺丝孔： 避免晶振下方或附近有螺丝孔，拧紧螺丝产生的机械应力会导致频率偏移。
   • 优先顶层放置： 尽量将晶振放在顶层（元件面）。如果必须放在底层，需确保其下方有完整的地平面，并特别注意走线。

2. **布线 (Routing)：

   • 走线最短化： XTAL_IN 和 XTAL_OUT 的走线必须尽可能短、直且对称。 减少走线长度是减少寄生电容电感、辐射和接收干扰的关键。
   • 避免锐角： 使用 45° 角或圆弧布线，避免 90° 锐角，以减少阻抗不连续性和辐射。
   • 等长布线 (尤其差分晶振)： 对于差分输出晶振（如 LVDS, HCSL），确保两根差分信号线长度严格相等，并遵循差分对的布线规则（紧密耦合、等间距）。
   • 阻抗控制 (差分晶振)： 差分晶振的走线需要进行阻抗控制（通常为 100Ω 差分阻抗）。
   • 终端匹配 (差分晶振)： 根据规格书要求，在接收端可能需要并联终端电阻（通常 100Ω）到地。
   • 避免过孔： 尽量避免在晶振信号线上使用过孔。如果必须使用，确保过孔数量最少（通常不超过 1-2 个），并使用过孔缝合技术（Via Stitching）保证相邻层地平面的连续性。
   • 晶振下方禁止走线： 绝对不要在晶振下方或其封装区域内走任何信号线！ 这尤其是指晶体下面的地层区域。
   • 远离其他信号线： 晶振输入/输出走线与其他信号线（尤其是高速线）之间保持足够的间距（至少 3 倍线宽或遵循 3W/W 规则）。
   • 禁止在晶振下方走线： 再次强调，晶体下方的所有层（尤其是相邻层）应保持为完整的地平面，不可有任何信号线穿过该区域。

3. **接地 (Grounding)：

   • 完整的地平面： 晶振下方必须有完整、无分割的接地铜箔（通常是第 2 层）。禁止在晶振下方挖空！
   • 多点良好接地： 晶振的金属外壳（如果有）应通过多个过孔（Via）就近连接到该完整的地平面。无源晶体的接地引脚也应直接连接到该地平面。
   • 芯片接地： 驱动晶振的芯片的接地引脚也应通过短路径连接到同一个地平面。
   • 单点接地 (模拟地)： 如果系统有敏感的模拟地（AGND），有时会将晶振回路（包括芯片的晶振接地引脚和负载电容的接地）连接到一个“安静”的点，再单点连接到数字地（DGND）或系统地平面。这需要根据具体情况和芯片手册设计。

4. **负载电容 (Load Capacitance - CL)：

   • 匹配 CL： 无源晶体最关键的设计参数之一是负载电容 (CL)。必须根据晶体的规格书要求和芯片的寄生电容，精确计算 并选用合适的负载电容 (C_L1, C_L2)。
   • 电容放置： 负载电容 C_L1 和 C_L2 必须紧靠晶体的引脚放置（优先放在晶振和芯片之间），其接地端通过过孔直接连接到晶振下方完整的地平面。
   • 对称取值： 通常 C_L1 = C_L2。有时会考虑芯片内部电容的不对称性进行微调。
   • 电容选型： 使用高频特性好、低 ESR、容值精度高（通常±5%或±2%）、NPO/C0G 介质的陶瓷电容。

5. **电源去耦：

   • 靠近电源引脚： 晶振模块（有源晶振）或驱动芯片的电源引脚旁边必须放置一个 0.1μF (100nF) 的陶瓷去耦电容，并紧靠电源引脚放置。
   • 大容量电容： 在电源入口附近放置一个更大容量的电容（如 10μF）进行储能。

6. **环境因素：

   • 温度稳定性： 根据应用环境温度范围选择合适温度稳定性的晶振（如 ±10ppm, ±20ppm, ±50ppm）。
   • 机械应力： 避免将晶振放置在 PCB 易弯曲或受力的区域。在晶振周围（特别是直角处）添加固胶（Underfill）可以增强机械稳定性（但需注意返修性）。

7. **制造与装配：

   • 清洗： 某些晶振（特别是温补晶振 OCXO/TCXO）可能不耐超声波清洗。如需清洗，务必确认晶振规格书允许。
   • 回流焊曲线： 遵循晶振规格书推荐的回流焊温度曲线，避免过高温度或过长时间加热。
   • 手工焊接： 如需手工焊接，必须严格控制烙铁温度和焊接时间，避免过热损坏晶体。

8. **其他注意事项：

   • 预留调试电容位置： 在负载电容位置，可以并联预留一个更小电容（如 1-5pF）的位置，方便微调频率或解决启动问题。
   • 避免测试点： 尽量不要在晶振信号线上添加测试点，测试点会引入额外的寄生电容。
   • 屏蔽罩： 在极其敏感或高干扰环境中，可能需要考虑为晶振区域增加金属屏蔽罩。但需谨慎设计，避免屏蔽罩本身引入应力或形成谐振腔。
   • 仔细阅读规格书： 严格遵守晶振器件本身和主控芯片数据手册中关于晶振连接、布局布线的所有要求和推荐。

总结关键点：

• 近！ 靠近主芯片。
• 短！直！ XTAL_IN/OUT 走线尽可能短、直、对称。
• 净！ 晶振下方必须是完整的地平面，禁止走线！
• 静！ 远离干扰源、热源、板边。
• 准！ 精确匹配负载电容，并紧靠晶振放置。
• 稳！ 电源良好去耦。

遵循这些原则能最大程度地保证晶振工作的稳定性，降低时钟抖动和相位噪声，减少 EMI 问题，并提高系统可靠性。