can总线pcb阻抗设计

以下是 CAN 总线 PCB 阻抗设计的要点总结（中文）：

核心目标： 确保 CAN_H 和 CAN_C 差分信号线之间的 差分阻抗 稳定控制在 120Ω（这是最常用且推荐的标准值）。

关键设计要素：

差分对匹配：
- 长度匹配： CAN_H 和 CAN_L 的走线长度必须尽可能完全相等（长度差控制在 <100mil / 2.54mm 以内，越短越好）。长度不匹配会导致信号延时差，破坏信号完整性。
- 间距一致： 差分对内部两条线之间的平行走线间距应保持一致。避免间距突变。
- 并行紧耦合： CAN_H 和 CAN_L 应尽量靠近并行布线（但需满足阻抗要求）。紧耦合有助于抑制共模噪声，提高抗干扰能力。
走线特性控制：
- 线宽： 根据 PCB 叠层结构、介质厚度、铜厚、基板介电常数计算或仿真得出满足 120Ω 差分阻抗所需的线宽（W）。
- 线距： 差分对内部两条线边缘之间的间距（S）是控制阻抗的关键参数之一。通常 S 略大于线宽 W。
- 参考平面： 必须为差分对提供完整、连续的参考平面（通常是 GND 层，有时是 Power 层）。差分阻抗高度依赖于信号线与参考平面之间的距离（H）。
- 对称性： 两条线应尽可能对称（线宽、到参考平面的距离、两侧的介质环境）。
叠层结构与材料：
- 介质厚度： 信号层与最近参考平面之间的介电材料厚度（H）是计算阻抗的最敏感参数之一。需精确控制。
- 基板介电常数： 常用 FR4 材料，其 Er 值约为 4.2 - 4.5（不同厂家和板材有差异），高频时会变化。精确设计需要向板材供应商索取具体型号和频率下的 Dk/Df 数据。高频或要求严格的应用可考虑低损耗板材（如 Rogers）。
- 铜厚： 外层和内层铜厚不同（如 1oz=35um，0.5oz=17.5um），影响有效线宽和阻抗。
避免阻抗突变与干扰：
- 平滑过渡： 避免走线宽度突变、间距突变、拐直角弯（用 45° 或圆弧代替）。
- 远离干扰源： 远离高速时钟、开关电源、电感器等强噪声源。避免与敏感模拟信号平行长距离走线。
- 过孔处理：
  - 尽量减少过孔数量。
  - 过孔会导致阻抗不连续和寄生效应。必要时使用小孔、盘中孔、背钻（去除多余孔铜柱）等技术减小影响。
  - CAN_H 和 CAN_L 的过孔应成对、对称放置。
  - 过孔附近要有良好的 GND 回流过孔（尤其在换层时）。
- 终端电阻：
  - 120Ω 终端电阻必须放置在总线的物理末端节点处。
  - 布局位置： 终端电阻应尽可能靠近连接器（或芯片的 CAN 引脚）！理想情况下，电阻两端直接通过短走线分别连接到连接器引脚和本地 GND 平面。
参考平面完整性：
- 差分线下方的参考平面必须完整、连续，避免割裂（Split）。禁止在差分对下方走其他信号线或存在大面积开槽（除非是专门设计的共面波导）。
- 确保参考平面（通常是 GND）在 CAN 走线路径上的低阻抗。
连接器与线缆：
- 选择屏蔽性能好、接触可靠的连接器。
- 连接器引脚定义应保证 CAN_H/CAN_L 的对称性。
- 使用特性阻抗匹配（120Ω）的屏蔽双绞线（STP）。

设计流程建议：

确定叠层： 明确 PCB 层数、每层功能、介质材料、介质厚度、铜厚。
使用阻抗计算工具： 利用 PCB 厂商提供的阻抗计算工具（如 Polar SI9000）或 SI 仿真软件（如 Ansys HFSS, Cadence Sigrity, Altium 内置工具）。输入板材参数（Er, Loss Tangent）、目标阻抗（120Ω diff）、层叠参数（H1, H2）、铜厚，计算/优化线宽（W）和线距（S）。
设定约束规则： 在 PCB 设计软件（如 Altium Designer, Cadence Allegro, KiCad）中设置差分对规则：线宽、间距、长度匹配容差、阻抗目标。
布线：
- 优先布置 CAN 等关键信号。
- 严格按照规则走线：保持 W/S 恒定，紧耦合，并行布线。
- 严格控制长度匹配（使用蛇形线补偿时注意对称性）。
- 优化过孔布局。
- 确保终端电阻靠近连接器/芯片！
检查和仿真（可选但推荐）： 使用 DRC 检查规则符合性。对于高速或复杂系统，进行信号完整性（SI）仿真，验证阻抗连续性、眼图质量。
与 PCB 厂商沟通： 将设计好的叠层结构、阻抗要求（120Ω 差分对，线宽 W，线距 S，所在层，参考层）明确标注在制板要求文档（Gerber 或说明文件）中。厂商会进行工程确认（EQ）和最终的阻抗控制（通常控制在 ±10% 以内）。