在PCB布线中实现光耦隔离时，需遵循电气隔离原则，确保信号传输的同时阻断噪声和高压干扰。以下是关键设计要点：

一、核心原则

1. 物理隔离带（Clearance）

   • 在光耦下方及两侧留出≥8mm（交流220V系统）的无铜区，或根据安规标准（如IEC 60664-1）计算爬电距离。
   • 高压侧（初级）与低压侧（次级）的布线严禁跨越隔离带。

2. 分区布局

   | 高压区域 (如AC/电源) | 隔离带 | 低压区域 (如MCU/数字电路) |
   |----------------------|--------|--------------------------|
   | 光耦输入端          |        | 光耦输出端              |

二、接地设计

• 分割地平面：
  • 使用完全独立的地平面（PGND_HP 高压侧地 / PGND_LP 低压侧地）。
  • 两地平面间禁止任何铜箔连接。
• 单点接地（可选）：
  若系统需共地，在电源入口处通过0Ω电阻或磁珠单点连接。

三、布线细节

1. 输入/输出路径分离

   • 高压侧走线（如光耦阳极/阴极）远离低压侧信号（如输出端集电极）。
   • 平行走线间距≥2倍隔离距离。

2. 去耦电容

   • 光耦输出端VCC附近加0.1μF陶瓷电容，贴近引脚放置：

     VCC →●─┤电容├─GND
         ↑
     光耦输出引脚

3. 限流电阻位置
   输入侧限流电阻靠近光耦发光管，避免长走线引入噪声。

四、抗干扰设计

• 避免环路：
  输入/输出路径形成小环路，减少辐射干扰。
• 屏蔽措施：
  敏感电路可在光耦输出端加地线包络或金属屏蔽罩。

五、常见错误

• ❌ 高压/低压地平面意外重叠
• ❌ 隔离带两侧使用过孔连接不同层
• ❌ 光耦下方铺铜（必须挖空！）

示例布线图

高压侧 (220V)      隔离带 (≥8mm)      低压侧 (3.3V MCU)
┌─────────┐          ░░░░░░░░░░          ┌─────────┐
│ AC_IN   │         ░         ░        │  MCU_IO │
│    │    │          ░         ░        │    ▲    │
│ R_limit ├──────►◄─░─ 光耦   ░─┐      │    │    │
│    │    │         ░ [====]  ░ ├──────┼────┘    │
│    └┬───┘         ░░░░░░░░░░░░│      │ 10k上拉 │
└─────┼─────────────▶ GND_HP    │      └─────────┘
      ▼                        ▼
    GND_HP                   GND_LP

⚠️ 提示：

• 使用光耦型号（如TLP621、PC817）的Datasheet推荐布局。
• 高压走线加开窗阻焊（Solder Mask）防爬电。
• 测试时用耐压测试仪验证隔离强度（如AC 3000V/1min）。

遵循以上规则，可确保光耦隔离可靠性和系统抗干扰能力。