在印制电路板（PCB）设计中，寄生电容和分布电容是两个密切相关且常被混用的概念，它们都指电路中非意图设计、因物理结构自然产生的电容效应。以下是它们的核心含义和细微区别：

1. 寄生电容（Parasitic Capacitance）：

   • 定义： 指在电路板上两个或多个导体结构之间意外形成的电容。这些导体可以是导线（走线）、焊盘、引脚、平面层（如电源层、地层）等。
   • 特点: 通常是局部的、点对点的电容效应。
   • 成因： 任何两个被绝缘材料（如FR4基材、阻焊层、空气）隔开的导体，只要存在电位差，就会形成电容。例如：
     • 两条平行且靠近的走线之间。
     • 一个走线与下方的参考平面（地平面或电源平面）之间。
     • 集成电路两个相邻引脚之间。
     • 一个焊盘与附近的走线或平面之间。
   • 影响： 是造成信号串扰（Crosstalk）、信号完整性下降（上升/下降沿变缓）、信号延迟、高频衰减的主要原因之一。在高频或高速数字电路中影响尤其显著。

2. 分布电容（Distributed Capacitance）：

   • 定义： 指沿着一段长度的导体（如走线、导线），或在整个导体网络中，均匀分布存在的电容效应。它不是集中在一个点上，而是沿着导体的长度“分布”开来。
   • 特点： 强调的是电容效应的非集中性和沿长度分布的属性。
   • 成因： 主要来自于导体与参考平面（尤其是大面积的地平面或电源平面）之间形成的连续电容。例如：
     • 一条长长的走线在其整个路径上与下方地平面之间形成的等效电容。
     • 一个复杂的网络相对于参考平面的整体电容。
     • 也可以看作是由无数微小的、连续的局部寄生电容（如走线每单位长度对地电容）连接而成。
   • 影响： 同样会导致信号延迟、信号边沿变化率降低、增加负载、影响阻抗匹配（尤其是传输线的特性阻抗计算离不开分布电容和分布电感）。它是分析传输线效应的关键参数之一。

关键区别与联系：

• 视角不同：
  • 寄生电容 更侧重指局部、特定的导体结构之间意外产生的、非期望的电容元件（即使很小）。
  • 分布电容 更侧重指沿导体长度连续分布的电容效应，或者是一个导体结构整体相对参考平面表现出的电容特性。
• 范围不同：
  • 寄生电容可以存在于任意两个邻近导体之间（点对点）。
  • 分布电容通常特指导体相对于一个大的参考平面（主要是地平面）存在的电容，或者是传输线模型中的核心参数（单位长度电容 C）。
• 紧密联系：
  • 一个导体对参考平面的分布电容，可以看作是由该导体沿长度方向无数微小段与参考平面之间的微小寄生电容并联叠加而成的总效果。
  • 两条平行走线之间的寄生电容，也是沿着它们重叠的长度方向分布的。
  • 在实际讨论和分析中（尤其是在高速PCB设计领域），这两个术语经常被互换使用，因为它们本质上都是指设计中不希望存在的电容。当我们说“减小走线之间的寄生电容”时，我们关心的就是它们之间分布的、有害的耦合电容效应；当我们说“控制传输线的分布电容”时，就是指控制走线单位长度对参考平面的电容值。

总结：

在PCB设计中：

• 寄生电容 泛指任何非设计的、由物理邻近导体结构意外产生的电容。它是造成各种信号问题的“元凶”之一。
• 分布电容 通常特指导体相对于参考平面（尤其是地平面）的电容，或者强调电容效应是沿着导体长度连续分布的，而非集中在一个点。它是理解和控制传输线行为的关键。

简单记忆： 所有分布电容都是某种形式的寄生电容（是寄生电容的一种常见且重要的表现形式），但并非所有寄生电容（如两个小焊盘之间的电容）都严格符合“分布”的定义。然而，在实际工程语境中，两者常常被视为同义词，核心都是指那些由物理结构带来的、非意图的、有害的电容效应。理解它们如何产生以及如何影响电路性能对于设计高性能PCB至关重要。