在 PCB 设计中，晶振的位置至关重要，主要原则是 尽量靠近需要时钟信号的芯片（通常是 MCU、CPU、ASIC 等主芯片），并遵循以下具体规则：

1. 紧邻主芯片放置：

   • 这是最核心的原则。晶振必须尽可能靠近其驱动的芯片的时钟输入引脚（通常是 XTAL_IN / OSC_IN 或类似命名的引脚）。
   • 目的： 最小化时钟信号的走线长度，减少信号路径上的寄生电感、电容和电阻，从而降低信号失真、串扰、辐射发射的风险，并提高时钟信号的稳定性和可靠性。

2. 优先考虑负载电容的位置：

   • 晶振的两个负载电容（C1, C2）是电路正常工作的关键元件。
   • 放置优先级： C1 和 C2 应最靠近晶振的引脚和主芯片的 XTAL_IN/XTAL_OUT 引脚放置。
   • 布线要求： 晶振引脚 -> 电容 -> 主芯片引脚的走线路径必须非常短。电容的接地端要就近通过过孔连接到完整、干净的接地平面。

3. 缩短走线长度：

   • 晶振输出端（XTAL_OUT / OSC_OUT）到主芯片 XTAL_IN 引脚的走线，以及晶振输入端（XTAL_IN / OSC_IN）到主芯片 XTAL_OUT 引脚的走线（对于需要外部反馈的情形），都必须尽量短、直。
   • 避免过孔： 尽量减少甚至避免在这两条关键走线上使用过孔，过孔会增加电感。
   • 等长（如果需要）： 如果负载电容对称放置（这是常见情况），这两条走线应大致等长。

4. 下方保持完整地平面：

   • 在整个晶振电路（晶振本体 + 负载电容 + 短走线）的下方区域，必须保证有一个完整、连续的接地平面（GND Plane）。
   • 禁止分割： 绝对避免在这个关键区域下方进行任何电源平面或地平面的分割。它为高频时钟信号提供低阻抗的返回路径，并起到屏蔽作用。
   • 禁止走线： 在晶振和负载电容下方的所有层（尤其是相邻层），禁止布置任何其他信号线（特别是高速信号线），以防止串扰。

5. 包地处理：

   • 在晶振电路（晶振 + 电容 + 短走线）周围，用接地铜皮或接地走线将其包围起来（类似一个“护城河”）。
   • 这个接地环需要通过多个过孔密集地连接到下方的完整地平面。这有助于将时钟信号产生的电磁场限制在局部区域，减少向外辐射噪声（EMI），同时也能屏蔽外部噪声对晶振电路的干扰。

6. 远离干扰源和敏感源：

   • 远离： 晶振电路应远离以下区域：
     • 板边/连接器： 容易耦合噪声和导致辐射问题。
     • 开关电源电路（电感、MOSFET、二极管）： 会产生强烈的电磁噪声。
     • 高频信号线/总线： 如 DDR 内存线、高速串行总线（USB, HDMI, PCIe）、射频线等。
     • 其他时钟源： 避免相互干扰。
     • 发热元件： 温度变化影响晶振频率精度和稳定性。
     • 模拟前端/高精度ADC电路： 时钟噪声容易耦合到敏感的模拟信号中。
     • 复位、中断等关键控制线： 防止时钟噪声导致误触发。

总结放置位置的关键点：

• 核心：紧贴主芯片（MCU/CPU/ASIC）。
• 电容更近：负载电容（C1, C2）比晶振本体更靠近芯片引脚。
• 走线最短：晶振引脚到电容到芯片引脚的连线极短。
• 地要完整：下方必须是完整的接地平面，无分割、无其他走线。
• 包地屏蔽：外围用接地铜皮+过孔包围。
• 远离噪声：远离开关电源、高速信号、发热源、模拟电路等。

简单口诀： 晶振电容紧靠芯片放，走线极短接地良，包地屏蔽远噪声。

遵循这些原则能最大程度保证时钟信号的完整性、系统稳定性和电磁兼容性（EMC）。