双MOS驱动电路的PCB布局对系统性能、效率和可靠性至关重要。以下是用中文整理的关键布局要点和原则：

核心目标

1. 减小寄生参数：降低回路电感（尤其是栅极回路和功率回路），防止振荡、过冲和EMI问题。
2. 优化散热：确保MOSFET产生的热量能有效散发。
3. 信号完整性：保护驱动信号免受功率回路开关噪声干扰。
4. 高低压隔离：清晰分隔高压功率区域和低压控制区域。

关键布局步骤与原则

1. 器件定位（重中之重）：

   • 驱动IC紧靠MOSFET放置：将栅极驱动芯片（如IR21xx, TLP52x等）尽可能靠近MOSFET（尤其是高侧MOSFET），优先缩短栅极驱动回路（Gate Loop）。
   • MOSFET位置：根据电流流向（输入->高侧MOS->低侧MOS->地）或（输入->低侧MOS->高侧MOS->地）定位MOS管，优先缩短功率回路（Power Loop）。确保散热路径通畅（靠近板边或散热器安装位）。

2. 功率回路布局（高di/dt路径）：

   • 最短最宽：连接输入电容（+Vin）、高侧MOS漏极、低侧MOS源极、接地电容（GND）的路径必须最短、最宽（大面积铺铜），形成最小的电流环路。这是产生开关噪声和EMI的主要源头。
   • 输入/输出电容靠近MOSFET：尤其是高频陶瓷去耦电容必须紧贴MOSFET的Vin和GND引脚放置。电解电容也应尽量靠近。
   • 开尔文连接（Kelvin Connection）（强烈推荐）：
     • 为栅极驱动器的电源地（VCC, COM）和功率地（MOSFET源极）提供独立的、低电感的接地路径，回到输入电容的GND端。
     • 避免功率地的大电流在驱动IC的参考地上产生压降，导致驱动波形畸变或误导通。
     • 通常使用独立的覆铜区域或走线连接到主功率地星点（输入电容GND）。

3. 栅极驱动回路布局（高dv/dt敏感路径）：

   • 驱动IC输出 -> 栅极电阻 -> MOSFET栅极 -> MOSFET源极 -> 驱动IC地（COM） 的环路面积必须最小化。
   • 栅极电阻靠近MOSFET栅极：将串联栅极电阻（Rg）和可选的下拉电阻（Rpd）放置在紧靠MOSFET栅极引脚的位置。并联在GS的稳压管也应靠近。
   • 驱动IC地（COM）直接连到MOSFET源极（开尔文点）：使用短而宽的走线或覆铜，直接连接到用于栅极驱动的那个MOSFET源极引脚（通常是开尔文连接的源极引脚），避免共用功率回路的地路径。
   • 栅极走线短且适当宽度：走线长度尽量短（<20mm，越小越好），宽度满足电流即可（通常10-20mil足够），避免过长过宽增加电感电容。必要时在相邻层铺地屏蔽，但注意层间电容影响。

4. 高低压隔离与间距：

   • 清晰分区：将PCB划分为明确的区域：高压功率区（MOSFET、输入/输出电容、功率走线/铺铜）、驱动区（驱动IC、栅极电阻、自举电路）、低压控制区（MCU、PWM信号、反馈等）。
   • 爬电距离与电气间隙：根据工作电压（尤其是母线电压）和安全规范（如IEC/UL），确保高压区域与低压区域之间有足够的间距。
   • 避免交叉：禁止高压功率走线与低压信号线（尤其是栅极驱动线和PWM线）平行长距离走线或在彼此上方/下方交叉。必须交叉时，尽量垂直交叉并加大层间距。

5. 接地（GND）策略：

   • 星形接地或单点接地（功率部分）：所有功率地（输入电容GND、高/低侧MOS源极、输出电容GND）应在输入电容的GND引脚处单点连接（物理上靠近）。这是“安静”的功率地参考点。
   • 驱动IC地（COM）独立连接：如前所述，驱动IC的COM通过开尔文连接直接连接到其驱动的MOSFET的源极（开尔文点），然后该点通过低感路径连接到功率地星点（输入电容GND）。
   • 信号地（SGND）：低压控制电路（MCU、PWM生成）使用独立的信号地层（SGND），通常在电源地（PGND）星点处通过一个点（如0欧电阻或磁珠）连接，或彻底隔离（如使用光耦/隔离驱动）。

6. 自举电路布局（对于高侧驱动）：

   • 自举二极管和电容靠近驱动IC：将自举二极管（Dboot）和自举电容（Cboot）放置在紧靠驱动IC的VB和VS引脚处。
   • VS引脚直接连到低侧MOS源极（或开尔文点）：驱动IC的VS引脚是自举电容的负端，必须用短而宽的线连接到低侧MOSFET的源极（通常是功率地或开尔文点），保证低电感回路。

7. 散热设计：

   • 充分利用焊盘和覆铜：在MOSFET下方的所有层（允许的话）放置大面积敷铜并连接到漏极（D）和源极（S）焊盘（通过多个过孔阵列），利用PCB铜层散热。
   • 热过孔（Thermal Via）：在MOSFET焊盘（特别是D和中间的散热焊盘）下方放置密集阵列的热过孔（直径通常8-12mil），将热量传导到内层或背面铜层散热。过孔孔径需满足制造商要求。
   • 背面敷铜：若PCB背面空间允许，可在MOSFET位置对应的背面放置大面积敷铜（连接D/S）帮助散热，并通过热过孔连接。
   • 散热器安装：预留安装孔位，确保MOSFET与散热器间良好热接触（使用导热垫/膏）。考虑散热器对周边器件高度的影响。

8. 敏感信号处理（PWM, 反馈等）：

   • 远离干扰源：PWM输入线、电流检测线、电压反馈线等敏感信号线应远离功率走线、开关节点（SW或Phase节点）、MOSFET和电感。
   • 使用地线伴随/屏蔽：必要时，用GND走线或铺铜伴随敏感信号线进行屏蔽。保持参考地完整。
   • 避免在功率器件/走线下层布线：不要在MOSFET、电感下方或功率铺铜区域的下方层走敏感信号线，防止噪声耦合。

关键禁忌

• 不要让栅极驱动回路（尤其是HO->QG->GS->COM）路径过长或包围大面积。
• 不要让功率回路（Vin->HS_D->LS_S->GND）路径迂回或包围大面积。
• 不要让驱动IC的地（COM）通过长路径或共享的功率地路径才连接到MOSFET源极。
• 不要让高压功率走线与低压信号线（PWM，栅极驱动线）平行走线。
• 不要在MOSFET正下方的信号层走任何关键敏感信号线。
• 不要忽视输入电容的布局位置和接地连接（它是功率回路的起点和终点）。

总结要点口诀

1. 驱动IC贴MOS：缩短栅极回路第一步。
2. 功率回路最小化：输入电容近，走线短宽粗。
3. 开尔文接地是精髓：驱动地直连MOS源极处。
4. 电阻贴栅极：Rg、Rpd紧靠G引脚堵。
5. 高低压分区清：间距足够防击穿。
6. 接地策略要明晰：功率单点星，驱动独立引。
7. 自举元件靠IC：VB/VS短连低侧源。
8. 散热过孔不可少：焊盘铺铜加背面导。
9. 敏感信号远干扰：屏蔽伴随避开关噪。
10. 开关节点最小化：避免天线效应EMI高。

遵循这些原则，结合具体器件手册和电流/电压等级进行设计，并通过仿真（如寄生参数提取）和实际测试验证调整，才能获得高性能、可靠的双MOS驱动PCB布局。