ad pcb布线不连接

在Altium Designer(AD)中出现PCB布线物理上画了线但逻辑上未连接（仍有飞线/鼠线），通常由以下几个原因造成，请按顺序排查：

? 核心原因及解决方案

走线未真正连接到焊盘/过孔中心 (最常见)
- 现象： 走线端点靠近焊盘，但未精确连接到焊盘中心点。
- 原因： AD要求走线必须连接到焊盘的中心点或过孔的中心孔才算有效电气连接。连接到焊盘边缘或附近不算。
- 解决方法：
  - 放大视图?： 极大程度放大连接点。
  - 检查端点： 确保走线的终点 (End Point) 精确地落在目标焊盘的中心（会出现一个小十字标记✅）或过孔的中心孔上。
  - 使用捕捉功能： 确保 捕捉到对象中心 (Snap to Object Center) 功能开启（快捷键 Shift+E 切换捕捉模式，观察状态栏）。
  - 手动拖拽端点： 选中走线，拖动其端点，当靠近焊盘中心时，捕捉功能应将其自动吸附到中心点（出现十字标记✅）。
栅格设置过大
- 现象： 即使想连接到中心，但栅格太大导致无法精确放置。
- 解决方法：
  - 减小捕捉栅格： 按 G 键调出栅格菜单，选择更小的栅格值（如 0.1mm, 5mil），甚至临时使用 0.05mm 或 1mil 进行精确定位。
  - 使用快捷键： Ctrl+Shift+G 打开栅格设置对话框精细调整。
设计规则冲突 (特别是Clearance规则)
- 现象： 走线连接到中心了，但连接点附近DRC报错（绿色高亮），飞线仍在。
- 原因： 走线末端与另一个不同网络的焊盘、走线或敷铜的距离违反了设定的安全间距(Clearance)规则。
- 解决方法：
  - 检查DRC错误： 查看 Messages 面板（View -> Workspace Panels -> System -> Messages）和PCB上绿色高亮处。
  - 调整布线： 修改走线路径或缩短末端长度，确保连接点周围满足安全间距要求。
  - 检查规则设置： Design -> Rules... -> Electrical -> Clearance，确保规则合理。
网络未正确继承或匹配
- 现象： 原理图导入PCB后，特定网络布线始终不连接。
- 原因：
  - 原理图中该网络连接不完整或有错误。
  - SCH和PCB之间的元件标识符(Designator)不匹配，导致网络无法关联。
  - PCB中手动修改了网络名造成不一致。
- 解决方法：
  - 重新同步： Design -> Update PCB Document...，仔细检查变更，确保正确导入网络连接。
  - 检查原理图： 确认原理图中该网络连接无误（导线连接到了元件引脚末端，无红色波浪错误线）。
  - 检查网络标签： 在PCB中，按 N -> Show Nets 或 Show Connections -> Net，查看该网络的飞线是否合理分布。
  - 检查网络名： 在PCB中双击焊盘，查看其分配的网络名是否与原理图一致。
走线未放置在工作层上
- 现象： 在非布线层（如机械层、丝印层）画了线。
- 解决方法：
  - 确保在布线时当前活动层(Active Layer)是电气层（如 Top Layer, Bottom Layer, Mid Layer1 等）。
  - 选中“布线”，查看属性面板(Properties)中的 Layer 属性是否正确。
过孔(Via)未完全连接
- 现象： 走线连接到过孔，但过孔另一端的走线未连接好或过孔属性错误。
- 解决方法：
  - 确保过孔两端连接的走线都正确连接到过孔中心。
  - 检查过孔的网络名是否与两端走线一致（双击过孔查看属性）。
  - 确认过孔没有因规则冲突（如钻孔尺寸、层对）而被DRC阻止连接。
陈旧的错误标记(Stale DRC Markers)
- 现象： 物理连接正确且无规则冲突，但飞线仍在且可能有旧的错误标记残留。
- 解决方法：
  - 复位错误标记： Tools -> Reset Error Markers (快捷键 T + M)。这会清除所有DRC标记并重新检查。
  - 重新编译PCB项目： Project -> Compile PCB Project。
  - 重新运行DRC： Tools -> Design Rule Check... -> Run Design Rule Check。
软件显示延迟/小BUG
- 现象： 极少数情况下，连接正确但显示未更新。
- 解决方法：
  - 刷新视图： 按 End 键重绘屏幕。
  - 关闭再开启飞线显示： 按 N -> Hide Connections -> Net 隐藏飞线，然后再按 N -> Show Connections -> Net 显示（或针对特定网）。
  - 重启AD。