电感的pcb放置

在PCB设计中正确放置电感至关重要，因为它直接影响开关电源的噪声水平、效率、EMI性能和整体稳定性。以下是关键原则和注意事项：

核心原则：最小化高频电流环路面积
- 电感位于电源拓扑（如Buck、Boost）的开关节点上。开关节点（通常标记为SW或LX）承载着高dv/dt和di/dt的脉冲电流。
- 首要目标： 将电感器的一只引脚（连接到开关节点的那一端）极其靠近 对应的开关器件（MOSFET或开关IC的SW引脚）的开关节点引脚。物理上越近越好。
- 关键环路最小化： 由输入电容 -> 上管MOSFET -> 电感 -> 输出电容 -> 输入电容构成的环路是最高频、噪声最大的电流路径。这个环路的物理布线长度和包围面积必须尽可能小（短、宽、直的铜箔）。电感在这个环路中，其放置直接影响环路的形状。
电感本体下方：避免覆铜和走线
- 不要在任何层（尤其是内层）电感正下方放置任何信号线、电源线或地平面。
- 原因： 电感产生的交变磁场会在其下方的导体中感应出涡流，造成：
  - 额外损耗： 降低效率，导致电感或PCB发热。
  - 噪声耦合： 将开关噪声耦合到敏感信号或电源上。
  - 电感量偏移： 导体中的涡流会抵消部分磁场，改变实际电感量。
- 处理： 在电感下方的所有层创建“禁布区”或“挖空区”，移除所有铜。该区域应略大于电感封装轮廓。
与开关IC/MOSFET的邻近性
- 如前所述，电感连接到开关节点的一端必须紧挨着开关IC的SW引脚或MOSFET的漏极（对于降压）。使用短而宽的铜箔直接连接。
- 避免长引线或过孔（尤其在开关节点路径上），这会形成天线辐射噪声并增加寄生电感，可能导致振铃和电压过冲。
输入电容的位置与布线
- 输入电容（通常是陶瓷电容）应极其靠近开关IC的VIN引脚和上管MOSFET的源极（或功率地）。
- 输入电容的接地端应通过短路径（最好同层宽铜箔）连接到开关IC的功率地引脚（PGND）和/或MOSFET的源极。这个连接点是关键高频电流的返回路径。
- 输入电容、开关管、电感构成的环路要最小化。
输出电容的位置与布线
- 输出电容（陶瓷电容为主）应极其靠近电感的输出端引脚和目标负载（如果负载很近）。
- 输出电容的接地端应通过短路径连接到干净、局部的功率地平面。这个地平面应与输入电容的功率地直接、低阻抗连接。
接地策略
- 区分功率地与信号地：
  - 功率地： 承载开关大电流（输入电容地、输出电容地、MOSFET源极、开关IC PGND引脚）。形成局部、紧凑的“脏地”岛。
  - 信号地： 用于反馈电阻分压器、补偿网络、使能脚等小信号控制部分。称为“干净地”。
- 单点连接： 功率地和信号地通常在开关IC下方的某个点（或通过特定引脚）进行单点连接。避免开关噪声通过地平面污染敏感的模拟反馈信号。
- 地平面完整性： 在多层板中，在开关IC和电感附近的下方层，维持一个完整或局部的功率地平面，有助于提供低阻抗回路和屏蔽。
反馈路径避噪
- 电压反馈分压电阻应紧靠开关IC的FB引脚放置。
- 反馈走线必须远离电感、开关节点走线、MOSFET等高噪音区域。 最好用地线伴随保护或走在内层（夹在电源/地层之间）。
- 反馈点应直接从输出电容的正端引出，避免在电感与输出电容之间的高di/dt路径上取样。
热管理考虑
- 功率电感会发热。确保其周围有适当的空间以利于空气流通。如果发热严重，可能需要连接到散热通孔或铜箔区域（但注意第2点，电感下方禁布）。
- 避免将热敏感器件（如某些电容、IC）紧贴高发热电感放置。
区分屏蔽与非屏蔽电感
- 屏蔽电感： 磁芯包裹绕组，磁场泄露较小。对下方禁布区的要求略有放宽，但最佳实践仍是严格遵守禁布，尤其是在空间允许时。交叉干扰风险较低。
- 非屏蔽电感/半屏蔽电感： 磁场泄露较大。必须严格遵守下方禁布要求！远离敏感器件和走线，避免平行放置长走线（易形成耦合环路）。
方向性（对于非对称电感）
- 某些电感（如耦合电感、特殊绕制电感）可能对方向敏感（如点端标识）。务必按照数据手册要求连接，确保相位正确。
机械稳固性
- 对于大型或重型电感，确保焊接盘足够牢固。有时需要增加固定胶或支架，尤其是在有振动风险的应用中。