以下是PCB电源布线的核心规定及设计要点（中文总结），结合实际工程经验整理：

一、核心原则

1. 低阻抗路径

   • 优先保证最小回流路径，特别是高频开关电源（如Buck电路）。
   • 关键电流路径（如电感→电容→GND）需最短最粗，避免直角走线（改用45°或圆弧转角）。

2. 分层规划

   • 专用电源层：大电流或复杂系统推荐4层以上板，用完整平面降低阻抗。
   • 分层策略（4层板为例）：
     • Top层：信号线
     • 内层1：完整电源平面（分割不同电压域）
     • 内层2：完整地平面
     • Bottom层：信号线+局部电源补充

二、关键布线规范

1. 线宽与载流能力

工具验证：必须使用Saturn PCB Toolkit或KiCad内置计算器校验线宽。

2. 去耦电容布局

• 紧贴器件原则：
  • 高频陶瓷电容（0.1μF）距离IC电源引脚≤5mm。
  • 大电容（10μF以上）靠近电源入口。
• 过孔策略：
  • 电容GND端直接打孔到地平面（避免菊花链接地）。

3. 大电流路径设计

• 铺铜代替走线：电流≥5A时采用矩形铺铜，厚度≥2oz。
• 过孔阵列：
  • 每1A电流至少2个过孔（孔径≥0.3mm）。
  • 示例：10A电流需20~24个过孔分散布局。

三、高压/高频特别处理

1. 爬电距离（安规要求）：

   • 输入100V AC：初级-次级间距≥2.5mm（如反激电源）。
   • 开槽隔离：在高低压区之间铣槽（宽度≥1mm）。

2. 开关节点优化：

   • 开关电源SW节点铜皮面积最小化（减小天线效应）。
   • 示例：Buck电路的电感输入脚到MOSFET的走线≤10mm。

四、EMC与噪声控制

1. 分割与缝合：
   • 电源平面分割后，在跨分割区两侧放置缝合电容（如1nF/100V）。
2. 避免地平面开槽：大电流回路不得破坏地平面完整性。
3. 敏感电路隔离：
   • 模拟电源（如ADC）采用π型滤波，单独铺铜到负载。

五、验证与测试

1. 仿真优先：
   • 用Keysight ADS或Altium PDN Analyzer检查压降（目标：ΔV<2%）。
2. 红外热成像：
   • 满载下电源走线温升≤40℃（重点关注过孔/连接器）。
3. 实际测量点：
   • 在关键负载点预留测试焊盘（如电源输入/输出端）。

常见错误示例

❌ 错误1：去耦电容远离IC，通过长走线连接
✅ 修正：电容直接布局在IC背面并短直连接

❌ 错误2：大电流路径使用细线+单过孔
✅ 修正：铺铜加厚，过孔阵列分散热应力

提示：汽车电子/Aerospace领域需增加降额设计（如线载流能力按80%使用），工业设备注意IEC 61010间距要求。