pcb 电感下面走线

在PCB设计中，强烈不建议直接在电感（尤其是功率电感）的正下方区域走线。主要原因如下：

电磁干扰：
- 电感在工作时，其内部线圈会产生变化的磁场。这个变化的磁场会在下方或附近任何导体（包括走线）中感应出涡流或感应电压（噪声）。
- 如果下方走的是敏感的模拟信号（如音频、传感器信号、参考电压）或高速数字信号（如时钟、差分线），这种感应噪声会严重耦合进信号线，导致信号失真、噪声增加、时序错误、甚至系统功能异常。
环路干扰：
- 电感下方的走线，尤其是长走线，会和电感形成的磁场构成一个无形的“环路”。这个环路是接收噪声的绝佳天线，会放大电路中的噪声干扰。
电流噪声耦合：
- 对于功率电感（如用在Buck、Boost等DC-DC转换器中的电感），流经它的电流通常是开关状态的大电流脉冲（纹波电流）。这种电流本身含有丰富的高频谐波噪声。
- 直接在电感下方走线，相当于将这条信号线置于一个强大的、变化的噪声源之中，存在极高的直接噪声耦合风险。
热量影响：
- 功率电感在工作时会有一定的发热。虽然热量本身通常不会直接损坏下方走线，但高温会：
  - 增加下方铜线的电阻。
  - 可能影响附近器件的性能。
  - 长期高温运行可能影响焊点和PCB材料的可靠性（虽然走线本身不太会被“烧坏”）。

设计建议（最佳实践）：

严格避开电感投影区域： 这是最安全、最推荐的做法。在布局布线阶段，避免任何信号线或电源线穿过电感（包括屏蔽式电感）的正下方区域。将这个区域视为“禁区”。
保持足够距离： 如果空间极其紧张，无法完全避开，那么走线应尽量远离电感边缘。距离越远，磁场衰减越大，耦合进噪声的风险越低。具体安全距离取决于电感类型、电流大小、工作频率和信号敏感度，需要仔细评估。对于关键信号，宁可牺牲一点布线密度也要远离。
优先走底层或其他层： 如果电感放置在顶层，可以考虑将需要穿过该区域的走线布在底层或中间层（前提是电感下方有完整的地平面或电源平面作为隔离）。
利用参考平面进行隔离：
- 关键点： 在电感与下方敏感信号层之间，必须有完整的地平面（GND Plane）作为屏蔽隔离。这个地平面可以有效吸收和旁路掉大部分磁场耦合的噪声。
- 禁止分割平面： 电感下方的地平面绝不能有分割（如为了其他信号走线而挖空），否则会严重破坏其屏蔽效果，允许噪声直接耦合到下方走线。
- 电源平面隔离效果差： 电源平面（如VCC）的隔离效果远不如地平面好，因为电源平面上本身就有开关噪声。
信号敏感性优先：
- 绝对禁止： 模拟小信号、高精度参考电压、时钟线、高速差分线（如USB, HDMI, MIPI）、复位线等高敏感信号，绝对禁止穿过电感下方区域。
- 极其谨慎/避免： 即使是相对不敏感的电源线（特别是给噪声敏感器件供电的）或低速数字信号线，在电感下方走线也应极其谨慎，并优先考虑上述避开或隔离方案。非关键电源线也要确保有大面积铜皮回流路径。
参考厂商设计指南： 仔细阅读你所用功率电感或电源模块的Datasheet和应用笔记。大多数厂商都会明确建议避免在电感下方布线，并提供推荐的布局参考设计。遵循这些指南是最可靠的做法。
使用屏蔽电感： 相比非屏蔽电感，屏蔽电感（一体成型电感、带磁屏蔽罩的电感）能显著减少漏磁，在一定程度上降低了下方区域的风险。但这并不意味着可以随意在下方走敏感信号线！ 屏蔽电感只是减少了风险，并非完全消除，高敏感信号依然需要避开。

总结：

PCB设计中，电感（特别是功率电感）下方是噪声高风险区。为了保证信号的完整性和系统的可靠性，最佳且最安全的做法是：将所有信号线和电源线都避开电感正下方的投影区域。仅在极其特殊、经过严格评估（考虑隔离层、信号类型、噪声裕量）且没有其他可行方案的情况下，才可以考虑将低敏感度线路在采取了充分隔离措施（主要是完整的地平面屏障）后穿越该区域附近（而非正下方核心区域），但强烈建议避免。对于任何高速、模拟或关键数字信号，无条件避开电感下方区域是必须遵守的设计规则。