pcb 芯片布线

好的，PCB 上芯片（尤其是高速、高密度或高精度芯片）的布线是电路设计中的关键环节，直接影响电路性能、稳定性和可靠性。以下是进行芯片布线时需要重点考虑的原则和步骤（用中文回答）：

一、布线前的关键准备

深入理解芯片规格书：
- 电源要求： 核心电压、I/O电压、最大电流、纹波要求、上电/掉电时序。
- 引脚功能： 明确每个引脚的功能（电源、地、信号、配置、测试、NC等）。
- 信号特性： 关键信号的类型（时钟、差分、高速数据、模拟、复位）、电压、电流、阻抗要求、时序要求。
- 布局布线建议： 仔细阅读 Datasheet 或 Application Note 中关于布局、布线、去耦、散热的具体建议，厂商通常有最佳实践。
- 热特性： 最大功耗、热阻、推荐的散热方案。
原理图检查：
- 确保所有必要的电源、地、信号、上拉/下拉电阻、配置电阻/电容都已正确连接。
- 确认旁路/去耦电容的数量、容值和位置（靠近芯片引脚）合理。
封装与焊盘：
- 确认使用的芯片封装（QFP, BGA, QFN, LGA 等）与 PCB 库中的封装完全一致。
- 检查焊盘尺寸、形状、间距是否满足制造和焊接要求（DFM/DFT）。
- 对于 BGA，了解球栅阵列的排布和出线策略。

二、核心布线原则与技巧

电源完整性：
- 分层供电： 为不同电压域（如核心 VDD、I/O VDDIO、模拟 AVDD）使用独立的电源层或分割的电源平面。避免不同电压域共享同一层或走长线。
- 低阻抗回路： 电源和地回路要尽量短、宽、低阻抗。使用大面积覆铜的电源平面和地平面是最佳选择。
- 就近接地： 每个电源引脚附近必须有就近的低阻抗地连接（通过地平面或地过孔）。
- 去耦电容：
  - 关键！ 在芯片的每个电源引脚（或每组紧邻的电源引脚）尽可能靠近引脚处放置一个或多个去耦电容（通常是 0.1uF, 0.01uF, 1uF 或 10uF 组合）。
  - 电容的 GND 端必须通过最短路径、最低阻抗连接到地平面（使用多个过孔）。
  - 遵循芯片手册推荐的容值和位置。
  - 考虑电容的谐振频率和 ESR/ESL，选择合适封装的电容（如 0402, 0201 用于高频）。
- 电源入口滤波： 在电源进入芯片所在区域或模块时，增加大容量储能电容（如 10uF, 100uF）和可能的 LC 滤波器，滤除低频噪声和提供瞬时电流。
地完整性：
- 完整地平面： 为芯片提供一个完整、连续、低阻抗的地平面（通常是内层）是最理想的。避免地平面被过多分割或开槽。
- 多点接地： 芯片的所有地引脚都应通过过孔直接、短路径连接到地平面。避免使用长导线或“地线菊花链”。
- 模拟/数字地分割与单点连接： 如果芯片包含敏感的模拟电路（如 ADC, DAC, PLL, 运放），通常需要将模拟地（AGND）和数字地（DGND）在芯片下方或附近进行分割，并通过一个低阻抗点（如 0Ω 电阻、磁珠或直接铜皮连接）在靠近芯片电源入口处单点连接。严格遵循芯片手册的建议！
- 避免地环路： 布局布线时注意避免形成大的地电流环路，尤其是高频回路。
信号完整性：
- 关键信号优先： 优先布线时钟、高速差分对（如 USB, PCIe, DDR 数据/时钟/选通）、高速单端信号、复位信号、模拟信号等关键信号。
- 阻抗控制：
  - 对于高速信号（通常 > 50MHz 或上升/下降时间 < 1ns），必须进行阻抗控制（如 50Ω 单端， 90Ω/100Ω 差分）。
  - 使用 PCB 叠层设计工具计算并确定走线宽度、与参考层（通常是地平面）的距离、介质厚度和介电常数，以达到目标阻抗。
  - 保持走线阻抗连续，避免经过连接器、过孔、测试点等不连续点，或在必要时进行补偿。
- 最短路径： 关键信号走线应尽可能短、直，减少弯曲。必要弯曲时使用 45° 角或圆弧，避免 90° 直角（会增加电容，影响阻抗）。
- 差分对：
  - 差分对的两条线必须严格等长（长度匹配），长度差控制在芯片手册要求的容差内（如 ±5mil）。
  - 两条线必须紧密耦合，保持平行、等宽、等间距走线，避免中间穿过其他信号或过孔。
  - 差分对与其他信号（尤其是时钟或噪声源）之间要有足够的间距（通常 3W 或更多）。
- 参考平面：
  - 高速信号线下方（或上方）必须有一个完整、连续的参考平面（通常是地平面），为信号提供清晰的返回路径。
  - 避免跨分割： 绝对禁止高速信号线跨越电源平面或地平面上的分割槽（Gap）。这会导致阻抗突变和严重的 EMI/信号完整性问题。如果必须跨分割，应在信号层下方跨分割处放置缝合电容（Stitching Cap）连接两侧平面。
- 串扰控制：
  - 增加信号线之间的间距（3W 原则是基础，高速信号可能需要更大）。
  - 在关键信号线之间插入地线（Guard Trace）或增加地过孔（Via Stitching）进行隔离。
  - 避免长距离平行走线。
  - 不同层的走线尽量正交（垂直），减少层间耦合。
- 过孔：
  - 尽量减少关键信号上的过孔数量。每个过孔都会带来阻抗不连续和寄生效应。
  - 过孔会产生寄生电容和电感，影响高速信号。必要时使用背钻、盲埋孔或微孔技术。
  - 为过孔提供良好的返回路径（附近放置地过孔）。
- 端接： 根据传输线理论和芯片驱动/接收能力，在信号线的源端或终端添加合适的端接电阻（串联或并联），以消除反射。遵循芯片手册建议。
热设计：
- 散热焊盘： 对于底部有散热焊盘（Exposed Pad, EP）的芯片（如 QFN, LGA），必须将该焊盘充分、大面积、低热阻地连接到 PCB 的散热铜皮（通常是地平面或专用散热层）。
- 散热过孔： 在散热焊盘下方的铜皮上打多个、大尺寸的过孔（通孔或填充导热材料），将热量传导到 PCB 其他层或背面的散热器。过孔数量、尺寸和排列需根据热仿真或经验确定。
- 散热铜皮： 增大芯片周围的铜皮面积（Top/Bottom 层和内层），帮助散热。
- 外部散热器： 对于高功耗芯片，可能需要添加散热片或风扇。
可制造性与测试：
- DFM： 遵守 PCB 制造商的最小线宽/线距、最小过孔尺寸、最小焊盘间距等工艺要求。
- 测试点： 在关键信号、电源、地上预留测试点（Test Point），方便调试和测试。测试点位置要合理，避免影响信号完整性。
- 丝印： 清晰标注芯片位号、方向（Pin 1 标记）、关键测试点、跳线等。

三、一般步骤

放置芯片： 根据整体布局规划，将芯片放置在合适位置，考虑散热、信号流向、连接器位置、其他关键器件位置。
放置去耦电容： 紧挨着芯片的每个电源引脚放置去耦电容。先放小电容（如 0.1uF, 0.01uF），再在稍远处放大电容（如 10uF）。
扇出： 对于 BGA 等密集封装，规划如何将内部引脚通过过孔引出到其他布线层（扇出）。
布线电源和地：
- 连接去耦电容到电源引脚和地平面。
- 为电源引脚提供宽而短的走线或直接连接到电源平面。
- 确保所有地引脚通过最短路径连接到地平面（多个过孔）。
布线关键信号： 按优先级（时钟、差分、高速、模拟、复位）布线，严格遵守阻抗控制、长度匹配、参考平面、串扰控制等规则。
布线其他信号： 完成剩余信号线的布线。
铺铜： 在顶层、底层和内层进行大面积铺铜（主要是地），连接所有地网络。注意避让和间距。
检查与优化：
- 设计规则检查： 运行 DRC，检查所有间距、线宽、短路、开路等规则。
- 电气规则检查： 运行 ERC，确保电气连接正确。
- 信号完整性分析： 使用仿真工具（如 HyperLynx, ADS）对关键网络进行预布局或后布局仿真，检查反射、串扰、时序等问题，并优化布线。
- 电源完整性分析： 使用工具（如 Sigrity PowerDC）检查电源网络的直流压降、电流密度是否满足要求。
- 热分析： 评估芯片和关键区域的温升是否在安全范围内。
- 人工审查： 仔细检查关键部分（电源、地、时钟、差分、模拟、散热）是否满足所有原则和手册要求。

四、注意事项

具体情况具体分析： 没有绝对通用的规则，必须根据具体芯片的型号、应用场景、电路功能、工作频率、功耗等因素来调整布线策略。芯片手册是最高指导！
高频是魔鬼： 频率越高，对布线的要求越苛刻（阻抗、串扰、参考平面、长度匹配）。
电源和地是根基： 电源和地设计不好，信号完整性无从谈起。去耦电容的放置和接地是重中之重。
参考平面至关重要： 为高速信号提供完整、连续的参考平面（地平面）是保证信号完整性的基础。
仿真验证： 对于复杂或高速设计，仿真不是可选项，而是必需品。
迭代优化： PCB 布线是一个迭代过程，需要不断检查、调整、优化。