消除PCB上的电磁干扰（EMI）需要综合考虑电路设计、布局布线、接地策略和屏蔽措施。以下是关键方法和步骤：

一、优化布局设计

1. 分区布局

   • 功能分区：将数字、模拟、高频、电源、噪声（如开关电源/电机驱动）电路分开布局，避免交叉干扰。
   • 敏感器件远离噪声源：时钟振荡器、高频IC、关键模拟前端远离开关电源、风扇、继电器等。
   • 电源模块集中放置：开关电源远离敏感电路，输入/输出电容靠近电源引脚摆放。

2. 关键器件位置

   • 晶振/时钟：
     • 紧靠对应IC放置，缩短走线。
     • 下方禁止走线（尤其高速信号），推荐铺地屏蔽。
     • 外壳接地。
   • 连接器：
     • 高速接口（如USB、HDMI）靠近PCB边缘，避免噪声辐射到内部。
     • 接地引脚安排在两侧或四周。

二、精密布线策略

3. 关键信号线布线

   • 高速/时钟线：
     • 最短走线原则：尽量短、直，减少过孔。
     • 3W规则：线与线中心距≥3倍线宽（线间距≥2倍线宽）。
     • 阻抗控制：匹配传输线阻抗（微带线/带状线）。
     • 避免锐角：使用45°或圆弧拐角。
     • 差分对：严格等长、等距、平行布线，阻抗匹配。
   • 模拟信号线：
     • 远离数字/电源线，避免平行长距离走线（≥并行长度）。
     • 加地线/保护环包围。
   • 电源线：
     • 加宽走线（降低阻抗），避免形成环路。
     • 开关电源输入/输出回路尽量小。

4. 地线设计

   • 完整地平面：
     • 多层板优先使用完整地层（最优解）。
     • 避免分割地平面。高频电路严禁分割！
   • 合理接地策略：
     • 数字/模拟地分离：
     • 单点接地连接（推荐磁珠或0Ω电阻）。
     • 电源输入处为公共接地点。
     • 多点接地：高频（>10MHz）电路适用，降低地阻抗。
   • 避免地线环路：信号线与地线尽量平行走线。
   • 铺铜接地：空闲区域铺铜并良好接地（避免孤岛铜）。

三、电源系统优化

5. 电源滤波去耦

   • 去耦电容：
     • 每个IC电源引脚就近放置（0.1μF陶瓷电容）。
     • 高频芯片加0.01μF电容并联。
     • 电源入口加10-100μF大电容。
   • π型/LC滤波：用于开关电源输出端及敏感电路电源入口。
   • 磁珠滤波：在噪声源电源路径串联磁珠（选合适频率阻抗）。

6. 电源平面设计

   • 多层板使用独立电源层。
   • 电源层与地层紧密相邻（形成平板电容滤波）。

四、屏蔽与隔离

7. 电磁屏蔽
   • 屏蔽罩：对高频/射频电路加金属屏蔽罩并接地。
   • 屏蔽电缆/连接器：外部电缆用屏蔽线，屏蔽层良好接地。
   • 过孔阵列屏蔽墙：在板边或噪声源周围打密集接地过孔。

五、其他措施

8. 滤波接口

   • I/O端口加入滤波电路（RC/LC/磁珠/TVS管）。
   • 高速接口加入共模扼流圈。
   • 光耦/隔离变压器用于电气隔离接口。

9. 元件选择

   • 选择低EMI器件（如扩频时钟、软开关电源芯片）。
   • 避免使用高速/高边沿器件驱动非必要负载。

六、验证调试

10. 原型测试
    • 用示波器检查电源纹波、信号完整性。
    • 频谱分析仪扫描辐射发射。
    • 电流探头测传导干扰。
11. 迭代优化
    • 根据测试结果调整滤波参数、接地策略或布局。

关键原则总结：

提示：

• 多层板（≥4层） 是解决EMI问题的利器（提供完整地/电源平面）。
• 高频电路优先考虑 完整地平面 > 电源平面 > 关键信号布线。
• EMC是系统工程，需在设计初期就进行规划，后期整改成本更高。

通过以上综合措施可大幅降低PCB电磁干扰，具体实施需结合电路特性和实际测试调整。