高阻抗PCB（通常指>1MΩ，常见于传感器、微弱信号放大、精密测量等场合）设计的关键在于最小化漏电流路径和噪声耦合。以下是核心设计原则和注意事项的中文详解：

一、核心原则：隔离与绝缘

1. 开槽/挖空（Guard Ring）

   • 方法：在关键高阻抗走线（如运放输入端、传感器线）周围用非布线层（Keep-Out Layer） 挖出环形隔离槽，切断表面漏电路径。
   • 作用：阻断PCB板材表面杂质（如助焊剂残留、潮气）导致的漏电流。
   • 深化技巧：多层板中，隔离槽需贯穿所有内层，避免内层平面形成寄生电容。

2. 保护环（Guard Trace）

   • 方法：在高阻抗走线两侧/下方布设接地或同电位的铜皮环，将高阻抗线完全包围。
   • 作用：
     • 吸收外部电场干扰，减少噪声耦合。
     • 将表面漏电流引导至地，避免流入高阻抗节点。
   • 规则：保护环与高阻抗线间距 ≥2倍线宽，环宽度≥1mm。

二、布线关键策略

1. 缩短走线长度

   • 高阻抗线长度≤10cm，每增加1cm，噪声拾取风险倍增。
   • 优先将前端放大器（如运放）靠近传感器放置。

2. 避免平行长距离走线

   • 与任何数字信号、电源线、时钟线间距 ≥3倍线宽，且垂直交叉走线。
   • 相邻层高阻抗线避免重叠，必要时中间夹地层。

3. 禁止穿通高风险区

   • 禁止跨越电源分割槽、数字IC下方、晶振区域。
   • 远离板边（≥5mm），避免安装时机械应力导致漏电。

三、层叠结构与铺铜

1. 专用接地层

   • 必须使用4层以上板：高阻抗线所在层相邻层为完整地平面。
   • 作用：提供低阻抗回流路径，屏蔽层间干扰。

2. 铺铜隔离

   • 高阻抗区域周围铺铜并多点接地（间距≤λ/10，λ为最小噪声波长）。
   • 禁用浮铜：未接地的铜皮会变成天线耦合噪声。

四、材料与工艺要求

1. 板材选择

   • 高频/低损耗板材：如Rogers RO4003C（介电常数稳定，吸水率低）。
   • 避免FR4（易受潮导致绝缘下降），若预算有限需三防漆处理。

2. 阻焊层优化

   • 高阻抗线区域禁用开窗（露铜），保证完整阻焊覆盖。
   • 选用低离子含量阻焊油墨（如聚酰亚胺基）。

3. 表面处理

   • 沉金（ENIG） > 沉银 > 沉锡 > HASL（热风整平）。
   • 沉金表面平整且抗氧化，减少表面漏电。

五、过孔与连接器防护

1. 过孔处理

   • 高阻抗线避免换层，必须换层时：
     • 过孔外周加隔离环（禁止铜皮直接包围过孔）。
     • 填孔电镀或阻焊塞孔，阻断污染物渗入。
   • 过孔间距 ≥ 2倍孔径深度。

2. 连接器隔离

   • 高阻抗连接器引脚间增加接地引脚作为隔离。
   • 插座底部开槽，切断表面爬电路径。

六、防潮与清洁

1. 三防漆（Conformal Coating）

   • 涂覆聚氨酯（PU）或硅胶（Silicone）涂层，隔绝湿气和污染物。
   • 注意：涂覆前需彻底清洁PCB，禁用含硅类清洗剂。

2. 助焊剂管理

   • 生产后用离子级溶剂（IPA+去离子水） 超声波清洗。
   • 禁用松香型助焊剂。

七、典型防护结构图示

顶视图：
─────────────────────
| GND铺铜区          |
|  ┌──────────┐      |
|  │隔离槽    │      |
|  │┌────────┐│      |
|  ││Guard环 ││      |
|  ││ Hi-Z线 ││      |
|  │└────────┘│      |
|   └──────────┘      |
─────────────────────

层叠结构（4层板）：
Top Layer:  Hi-Z线 + Guard环
L2:        完整地平面
L3:        电源层
Bottom:    低风险信号

设计检查清单

1. [ ] 所有高阻抗线长度 ≤10cm
2. [ ] 保护环与隔离槽完整包围关键节点
3. [ ] 相邻层为地平面
4. [ ] 线间距 ≥3倍线宽
5. [ ] 禁用高阻抗区域开窗露铜
6. [ ] 关键过孔填孔/阻焊塞孔
7. [ ] 连接器引脚间添加接地隔离

警示：万用表测试绝缘电阻（如10GΩ档位）无法反映高频漏电特性，最终需通过实际电路噪声测试验证设计。

按此规范可有效将漏电流控制在pA级以下，满足精密光电探测、生物电信号采集等高敏应用需求。若涉及 >1GΩ 极端设计，需采用特氟龙接线柱+空气隔离等混合方案。