在PCB设计中减小线路电磁干扰（EMI），需从布局、布线、接地、屏蔽等多方面综合处理。以下是关键措施：

一、布局优化

1. 分区布局

   • 功能分区：将高频/高速电路（如时钟、RF）、模拟电路、数字电路、电源模块分开布局，避免交叉干扰。
   • 敏感器件隔离：易受干扰的器件（如传感器、放大器）远离噪声源（开关电源、电机驱动）。

2. 缩短关键路径

   • 高频信号线（时钟、差分对）走线尽量短而直，减少回流路径面积。

二、布线策略

1. 减少回路面积

   • 信号线与返回路径（地线）并行紧贴，最好采用微带线/带状线结构（多层板）。
   • 关键信号（如时钟）下方预留连续地平面（参考层）。

2. 控制阻抗匹配

   • 高速信号（USB、HDMI）做阻抗控制（50Ω/100Ω差分），避免反射噪声。

3. 避免锐角走线

   • 走线转弯用 45°角或圆弧，减少高频辐射。

4. 3W原则

   • 平行走线间距 ≥ 3倍线宽（如线宽0.2mm，间距≥0.6mm），降低串扰。

三、接地设计

1. 分层接地

   • 多层板中：用完整地平面层（避免分割），提供低阻抗回流路径。
   • 双层板：使用网格接地（Gridded Ground）减少地回路阻抗。

2. 单点接地 vs 多点接地

   • 低频电路：单点接地（星型接地）避免地环路。
   • 高频电路：多点接地（通过过孔连接地平面）降低阻抗。

3. 分割地平面

   • 模拟/数字地通过磁珠或0Ω电阻在一点连接，防止数字噪声耦合到模拟地。

四、电源完整性

1. 电源去耦

   • 每个芯片电源引脚附近加 0.1μF MLCC电容（高频去耦），搭配 10μF 电容（中低频）。
   • 电容尽量靠近引脚，回路最短化。

2. 电源层分割

   • 不同电压电源用隔离带分隔，避免耦合噪声。

五、屏蔽与滤波

1. 关键信号屏蔽

   • 高频信号线两侧加接地铜带（Guard Traces），并用过孔连接到地平面。
   • 敏感信号用包地处理（上下左右包围地线）。

2. 滤波器应用

   • 干扰源入口（如电源输入）加 π型滤波器。
   • 高速接口（如时钟线）串联 铁氧体磁珠 抑制高频噪声。

六、特殊信号处理

1. 时钟信号

   • 时钟线远离I/O线，禁止平行长距离走线。
   • 时钟源靠近负载，必要时包地屏蔽。

2. 差分信号

   • 差分对（如USB、LVDS）严格等长、等距、对称，阻抗控制误差≤10%。

七、层叠结构优化（多层板）

• 推荐4层板结构：

  Top Layer（信号）  
  GND Plane（完整地平面）  
  Power Plane（电源层）  
  Bottom Layer（信号）  

• 关键信号靠近地平面层布线。

八、其他技巧

• 过孔优化：高速信号换层时，附近增加接地过孔（提供回流路径）。
• 避免悬空铜箔：闲置区域铺接地铜（通过过孔接地），减少天线效应。
• 选择合适器件：用 SMD器件（比直插器件寄生电感小），开关电源选低噪声型号。

典型错误示例

• ❌ 数字电路与模拟电路混合布局
• ❌ 时钟线长距离平行于I/O线
• ❌ 去耦电容远离IC电源引脚
• ❌ 地平面被信号线分割成碎片

通过以上方法，可显著降低电磁干扰（EMI），提升系统稳定性和EMC认证通过率。复杂设计建议结合 SI/PI仿真工具（如ADS、HyperLynx）预先验证。