以下是 PCB 覆铜后整板变红的 根本原因及解决方案，按优先级排序：

⚡ 核心原因：DRC（设计规则检查）错误爆发

覆铜操作触发了设计规则冲突，红色表示 电气安全间距违规。常见于：

1. 覆铜与走线/焊盘间距不足（90%以上情况）
2. 覆铜网络分配错误（如 GND 覆铜覆盖了 VCC 焊盘）
3. 死铜（孤岛）造成短路风险

? 解决步骤（逐项排查）

1. 检查 DRC 错误报告

• 操作：
  • Altium: 工具(T) > 设计规则检查(D) > 运行 DRC
  • KiCad: 检查 > 电气规则检查(ERC)
• 关键点：
  查看报错坐标位置，聚焦 Clearance Constraint（间距违规）和 Short Circuit（短路）错误。

2. 修正覆铜间距规则

• 操作：
  • 进入设计规则设置（Altium: 设计(D) > 规则(R) / KiCad: 文件 > 板设置 > 设计规则）
  • 提高铜箔安全间距：将 Clearance > Constraint 值增大（如从 0.2mm 改为 0.3mm）
  • 添加覆铜专属规则（Altium 专属）：

    设计规则 > Electrical > Clearance > 新建规则
    名称：Polygon_Clearance
    对象：A 是 Polygon，B 是 All
    约束：设置更大间距（如 0.5mm）

3. 验证覆铜网络属性

• 操作：
  双击覆铜区域 > 检查 Net 属性是否匹配目标网络（如 GND）：
  • 错误示例：将电源层覆铜误设为 GND 网络
  • 修正：将 Net 改为正确的网络名称

4. 消除死铜（孤岛铜）

• 操作：
  覆铜设置中勾选：
  • Remove Dead Copper（删除死铜）
  • Remove Islands Less Than（设置最小孤岛面积，如 2mm²）
    （示意图需结合实际软件界面）

5. 强制更新覆铜

• 操作：
  • Altium：右键覆铜 > 铺铜操作 > 重建选中覆铜
  • KiCad：工具栏点击 更新覆铜区域 图标
  • 快捷键：Altium 中选中覆铜后按 T+G+A（全部重铺）

6. 检查特殊设计规则

• 排查是否有 区域规则（Room Rules） 或 差分对规则 冲突
• 禁用冲突规则：设计 > 规则 > 右键临时禁用规则

✅ 预防后续问题

1. 覆铜优先级设置：多块覆铜重叠时，设置优先级（数值越大优先级越高）
2. 铺铜模式选择：
   • 高速板：用 网格覆铜（Hatched）减少热应力
   • 普通板：用 实心覆铜（Solid）优化屏蔽性能
3. 规则预设模板：将调试好的规则保存为模板供后续使用

关键提示：若仅局部发红，可使用 覆铜挖空（Polygon Void） 工具切除冲突区域；若整板持续报错，建议 备份后重置设计规则 逐步调试。

通过以上步骤可系统性解决覆铜发红问题，本质是优化 电气隔离设计 与 规则约束兼容性。