设计pcb预留测试点

在PCB设计中预留测试点（Test Points）是确保电路板可测试性、可调试性和可维修性的关键步骤。以下是设计时需要考虑的要点和最佳实践：

? 一、核心目的

调试与验证： 在设计阶段和原型阶段验证信号完整性、电压、时序等。
生产测试：
- ICT： 在线测试，使用针床夹具快速测试开路、短路、元件值等。
- FCT： 功能测试，通常配合测试治具进行整板功能验证。
- 飞针测试： 对于小批量或高密度板，使用移动探针测试。
维修与诊断： 快速定位故障点，测量关键节点信号。

? 二、预留测试点的关键原则

选取关键节点：
- 所有电源网络： 每路电源输入、输出、转换后的电压（如VCC, VDD, VSS, GND, +3.3V, +5V, +1.8V, +1.2V, -12V等）。电源和地线测试点是绝对必须的！
- 关键信号线：
  - 时钟信号（CLK）
  - 复位信号（RST）
  - 重要的控制信号（如片选CS、使能EN、中断INT)
  - 关键总线（地址线、数据线，尤其是连接到连接器或需要测试的元件上的）
  - 模拟信号输入/输出（特别是高精度或敏感电路）
  - 高速信号（如差分对，通常预留焊电阻/Capacitor的位置而非直接测试点）
  - 编程/调试接口（如JTAG/SWD的TCK, TMS, TDI, TDO, SWDIO, SWCLK, RESET）
  - 通讯接口（UART TX/RX, I2C SCL/SDA, SPI SCK/MOSI/MISO/CS）
- 测试点数量： 在空间允许的情况下，为关键总线的所有信号线都预留测试点（尤其是用于ICT时）。对于非关键信号，可以有所取舍。
测试点规格：
- 形状: 最常见是圆形焊盘（Pads）。方形也可，但圆形更易自动化测试探针接触。
- 尺寸： 直径通常不小于0.8mm (约32mil)，建议1.0mm (约40mil) 或更大（如1.27mm/50mil）。这是为了确保测试探针（尤其是ICT飞针或针床）能可靠接触。高密度设计可使用稍小尺寸（如0.8mm），但要与测试设备供应商确认兼容性。
- 间距： 测试点中心间距至少1.27mm (50mil)，强烈推荐大于2.0mm (80mil)。过小的间距会导致探针短路风险或使针床夹具制造困难、成本高昂。
- 位置：
  - 优先放置在元件面（Top层），便于手工探测和飞针测试。
  - 如果双面放置，需在BOM和装配图中明确标明，并确保两面都有足够空间。
  - 避开高大元件（电解电容、电感、散热器、IC插座等）周围区域，防止探针无法触及或被元件遮挡（至少保持3-5mm间距）。
  - 尽量靠近被测点，减少引线带来的电感、电容影响（尤其是高频信号）。
  - 尽量放置在PCB边缘或预留的“测试区域”（板边或板内特定区域），方便测试夹具设计和操作。
  - 避免放置在PCB板边V-Cut槽或邮票孔连接桥的正上方，防止分板时损坏。
  - 在空间受限时，考虑使用过孔兼作测试点，但需满足：
    - 过孔足够大（如直径≥0.8mm）。
    - 过孔盖油塞孔工艺可能导致接触不良，应与板厂沟通选择开窗盖油（Solder Mask Plugged but Exposed）或喷锡/沉金的过孔孔环作为接触点。直接在阻焊层上开窗露出铜环是最可靠的方式。
- 表面处理： 测试点表面应使用与PCB其他焊盘一致或兼容的表面处理（如喷锡HASL、沉金ENIG、OSP、沉锡、沉银）。ENIG（沉金）因其耐磨性好、接触电阻稳定，常被推荐用于高频或高可靠性要求的测试点。
标签与标注：
- 清晰的丝印标识： 在测试点附近添加丝印层（Silkscreen） 标签，明确标明测试点的名称或网络名称（如 “+3.3V", "GND", “CLK_25M", "UART_TX", "TP1" 等）。这是非常重要的步骤！
- 极性/方向： 对于电源测试点，可用 “+” 号明确正极。对于地线，常用 “GND” 或接地符号。
- 测试点编号： 如果测试点很多或有特定顺序要求，建议进行编号（TP1, TP2, ... TPxx）。
- 位置： 丝印标签应靠近测试点且不与其他丝印重叠，方向易于阅读（通常水平或垂直）。
地线测试点：
- 非常重要！ 示波器探头需要参考地线才能准确测量信号。手工测试时，探头地线夹需要就近夹在地线测试点上。
- 在关键信号测试点（尤其是时钟、高速信号、模拟信号）附近，务必预留对应的地线测试点，间距适中（2-5cm为宜，方便探头地线夹操作）。
- 地线测试点同样需要清晰的丝印标识（“GND”）。
- 地线测试点数量应充足，分布合理。
高速/敏感信号注意事项：
- 避免直接在线路上引长线加测试点： 长引线会破坏传输线阻抗，引入反射、串扰和额外电容电感。
- 推荐方法：
  - 在信号线上预留串联电阻（0欧姆或小阻值电阻）位置或π型/Τ型滤波器的位置。正常焊接0欧电阻或直连。测试时移除该电阻，在断开的两端（或预留的焊盘）进行测量。 这是对高速信号影响最小的方式。
  - 使用高带宽、低电容的有源探头（但成本高）。预留的测试点仍需遵循基本规则（大小、间距、位置）。
- 测试点本身也要考虑阻抗匹配，但通常难以做到完美。
与生产测试的协同 (DFT - Design For Testability)：
- 及早沟通： 在设计初期就与生产测试工程师沟通，了解工厂ICT/FCT测试的需求和能力（支持的测试点最小尺寸、间距、夹具限制等）。
- 提供文件： 生成并提交包含所有测试点位置、网络名称、类型的测试点坐标文件（通常是ASCII格式的XY坐标、层、名称信息）。
- ICT考虑： 确保需要测量的节点（尤其是电阻、电容、IC引脚）都有测试点覆盖，并且这些测试点满足针床夹具的要求（间距、位置避开障碍物）。
- 隔离考虑： ICT测试时，某些电路（如模拟电路、高电压部分）可能需要隔离点（隔离电阻/跳线）将其与系统其他部分断开才能准确测试。
布局技巧
- 成组排列： 将相关信号的测试点（如一组数据总线）排列在一起，便于查找和测试。
- 网格化放置： 在测试区域内按一定网格排列测试点，利于夹具设计和探针布局。
- 预留空间： 在PCB布局时预留足够的空间给测试点区域，避免后期因空间不足而放弃重要的测试点或违反间距规则。