STM32L0 系列微控制器的 ADC 时钟频率配置主要依赖于其时钟源和分频设置。以下是关键点总结：

1. ADC 时钟源

STM32L0 的 ADC 时钟通常由以下两种来源提供：

• 内部时钟（HSI16）：默认时钟源，频率为 16 MHz（需校准）。
• APB 总线时钟（PCLK）：通过分频器配置，需确保不超过 ADC 最大允许频率。

2. 最大 ADC 时钟频率

STM32L0 的 ADC 时钟频率 最高为 16 MHz（在 VDD ≥ 2.4V 时）。若电压低于此值（如 1.8V），最大允许频率可能降低（需参考数据手册）。

3. 分频器设置

ADC 时钟由 预分频器（PRESCALER） 控制，分频系数可为 1、2、4、8、16、32、64 或 128。例如：

• 若系统时钟（PCLK）为 32 MHz，分频系数设为 2 → ADC 时钟为 16 MHz。
• 若需低功耗，可增大分频系数以降低 ADC 时钟频率。

4. ADC 采样率计算

实际采样率取决于 总转换时间（采样时间 + 转换周期）：

• 采样时间：可配置为 2.5、7.5、13.5、25.5、41.5 或 640.5 个 ADC 时钟周期（具体选项因型号而异）。
• 转换周期：固定为 12.5 个 ADC 时钟周期（12 位分辨率）。

示例：
假设 ADC 时钟为 16 MHz，采样时间配置为 13.5 周期：
总转换时间 = 13.5 + 12.5 = 26 周期
采样率 = 16 MHz / 26 ≈ 615.38 kHz（理论最大值，实际受软件延迟影响）。

5. 配置步骤

• 使用 HAL 库/CubeMX：
  在时钟配置界面选择 ADC 时钟源，设置分频系数（PRESCALER），确保频率 ≤ 16 MHz。

• 直接寄存器配置：
  修改 ADC_CFGR2 寄存器的 CKMODE 位（选择时钟源）和 PRESCALER 位（设置分频）。

6. 注意事项

• 低电压（VDD < 2.4V）时，需降低 ADC 时钟频率以保证精度。
• 连续转换或扫描模式下，实际采样率可能受 DMA 或中断处理速度限制。
• 低功耗模式下（如 STOP 模式），ADC 可能需重新初始化或校准。

通过合理配置时钟源和分频器，可平衡 ADC 的采样速度与功耗需求。建议参考具体型号的《参考手册》和《数据手册》确认细节。