减小PCB走线电感的核心思路是缩短磁场回路面积和降低单位长度电感。以下是一些具体有效的方法：

1. 减小电流回路面积：

   • 最关键的方法！ 电感本质上是储存磁场能量的能力，磁场由电流产生并穿过电流形成的回路。回路面积越小，电感越小。
   • 紧邻回流路径： 让信号线（或电源线）的回流路径（通常是地线或相邻的电源层）尽可能靠近信号线本身。这最大限度地缩小了信号电流和回流电流形成的环路。
   • 使用完整的地/电源平面： 多层板设计中，使用连续、完整的接地层(GND Plane)和电源层(Power Plane)作为信号的参考平面。信号线与其下方（或上方）平面形成的回路面积非常小，电感极低。这是减小高速数字信号或高频模拟信号电感的最有效方法（微带线、带状线结构）。
   • 信号线与回流线并行紧贴： 对关键信号线或电源线，使用专用的、紧靠在一起的回路走线（通常是地线）。这模仿了平面层的作用，减少了环路面积。

2. 缩短走线长度：

   • 电感与导体长度成正比。在满足布局规则的前提下，尽可能地缩短走线长度，尤其是高频信号线、时钟线、大电流电源线。
   • 优化元器件布局，使需要互连的器件尽量靠近。

3. 增加走线宽度：

   • 对于给定的长度，增加走线的宽度可以略微降低单位长度的电感（因为增加了导体的等效截面积）。
   • 这对于承载大瞬态电流的电源线（如电源分配网络PDN）尤其重要，因为低电感有助于减少电压跌落(Voltage Droop)。但要注意太宽会影响布线密度和阻抗控制。

4. 避免不必要的过孔：

   • 过孔本身具有不可忽视的电感（通常在0.3nH至几nH量级），并且会增加回路面积。
   • 尽量减少关键路径（高速、高di/dt）上的过孔数量。
   • 如果必须使用过孔，确保其回流过孔（Ground Via）紧邻信号过孔，以最小化过孔引入的额外环路面积（提供低电感回流路径）。
   • 对于电源/地，使用多个并联过孔可以显著降低总的连接电感。

5. 优化电源/地连接：

   • 使用大面积铺铜（Copper Pour）连接电源和地网络，代替细长的走线。铺铜电感远低于单根走线。
   • 电源和地层之间紧密耦合： 在多层板中，将电源层(VCC Plane)和地层(GND Plane)安排在相邻层。这两层之间的电容有助于提供高频低阻抗路径并减小环路电感。
   • 合理放置去耦电容： 在IC电源引脚附近放置具有低ESL（等效串联电感）的高频去耦电容（如MLCC），并为它们提供到地平面最短、最低电感的路径（使用宽而短的连接线和多个过孔）。这为芯片提供局部低电感的储能。

6. 避免直角和锐角拐弯：

   • 虽然现代仿真表明直角对电感的影响比过去认为的小，但使用45度角或圆弧走线仍然是好的实践。这可以略微减小局部电感，更重要的是能改善信号完整性和阻抗连续性，减小反射。

7. 利用相邻信号线的反向电流：

   • 在差分对(Differential Pair)设计中，两条差分线紧密并行布线。当它们承载大小相等、方向相反的电流时，它们产生的磁场会相互抵消，从而显著降低整个差分对的总电感（差模电感）。这是差分信号抗干扰能力强的重要原因。

总结关键点：

• 小回路为王： 让信号电流和其返回电流形成的物理环路面积最小化是最根本、最有效的方法（平面层、紧邻回流线）。
• 能短则短： 缩短所有走线，特别是关键路径。
• 能宽则宽： 加宽电源/大电流走线。
• 慎用少用过孔： 减少过孔数量，并为信号过孔配好回流过孔。
• 平面层是利器： 多层板设计中使用完整的地平面和电源平面。
• 去耦电容是关键配套： 靠近IC放置，低ESL，低电感连接。

选择哪种或哪些组合方法取决于具体的电路类型（高速数字、RF、功率）、频率、电流大小、成本以及PCB的层数和空间限制。对于高速设计，减小回路面积（使用平面层）和优化过孔通常是重中之重。