pcb 寄生电感

好的，我们来详细解释一下 PCB 中的寄生电感。

简单来说： PCB 寄生电感是指印刷电路板上原本设计用于导电的铜箔走线、过孔、焊盘甚至电源/地平面等结构，由于其物理特性（长度、宽度、形状、几何结构），在电流变化时，不可避免地表现出类似电感线圈的特性。它不是特意放置的电感元件，而是电路板物理结构本身带来的、不希望存在的电感效应，因此称为“寄生”。

关键点和产生原因：

导体本质： 电流流经任何导体时，都会在其周围产生磁场。当电流发生变化（如高速数字信号跳变、电源开关切换）时，这个变化的磁场会感应出一个阻碍电流变化的电动势（电压）。这正是电感的基本原理。
PCB 结构：
- 走线： 长而窄的走线具有显著的电感（电感量与长度成正比，与宽度成反比）。
- 过孔： 连接不同层的过孔本质上是一个小电感线圈。过孔越长（板越厚）、孔径越小、数量越少，其电感越大。多个过孔并联可以降低电感。
- 焊盘/引脚： 元件引脚和其连接的焊盘也贡献少量的电感。
- 电源/地环路： 电流从电源点流经元件到达地，再返回电源源点，形成一个电流回路。这个回路的物理面积是决定环路寄生电感的关键因素。回路面积越大，电感越大。
- 不连续的参考平面： 如果一个信号线跨越了参考平面（如地平面）上的裂缝或分割槽，其下方的返回电流路径被迫绕行，大大增加了电流环路面积，从而显著增加了环路电感。

为什么 PCB 寄生电感是个问题？

在高频（高速数字电路）或大电流快速变化（开关电源）的场合，寄生电感会引起一系列不良后果：

电源噪声/地弹：
- 当芯片内部逻辑门同时开关（例如时钟上升沿），瞬间需要很大的电流（di/dt 很大）。
- 电源路径（包括走线、过孔、电源平面）上的寄生电感会产生一个电压降 V = L * di/dt。
- 这个压降会导致供给芯片的实际电源电压瞬间下降（称为电源轨塌陷）。
- 同样，地路径上的寄生电感会导致地电位瞬间抬升（称为地弹）。
- 电源塌陷和地弹会缩小芯片逻辑门的有效工作电压范围，导致信号电平模糊、误触发甚至系统失效。
信号完整性问题：
- 振铃： 信号路径上的寄生电感与走线对地电容会形成 LC 谐振电路，导致信号在跳变后出现过冲和下冲（振铃现象），破坏信号质量，增加误码率或产生 EMI。
- 边沿退化： 寄生电感会减缓信号上升/下降沿，降低时序裕量。
- 串扰： 变化的电流产生的磁场会耦合到邻近导线，产生感性串扰。
电磁干扰：
- 大环路面积和高 di/dt 电流是产生强烈电磁辐射的理想条件，导致 PCB 难以通过 EMC（电磁兼容）测试。
降低去耦电容效果：
- 去耦电容旨在为芯片提供瞬态电流。但如果电容到芯片电源/地引脚的路径（包括过孔）存在较大寄生电感，高频时这个电感会阻碍电流快速到达芯片，使电容在高频下的去耦效果大打折扣。电容本身的等效串联电感也是寄生电感的一部分。

影响 PCB 寄生电感大小的因素：

导体长度： 长度越长，电感越大（最重要因素之一）。
导体截面积/宽度： 截面积越大（走线越宽），电感越小（效果不如缩短长度显著）。
环路面积： 电流回路所包围的物理面积越小，环路电感越小（极其关键）。
过孔的结构与数量： 过孔越长（板厚越厚）、孔径越小、数量越少，电感越大。
频率： 虽然电感值是导体固有的，但高频下其感抗 Xl = 2πfL 增大，影响更显著。

如何减小 PCB 寄生电感？

缩短关键路径： 将高速芯片、去耦电容尽可能靠近放置，缩短电源和地连接的长度。
加宽电源/地走线： 在空间允许的情况下，尽可能使用宽走线承载电流。
优化过孔设计：
- 在承载高频或大电流的路径上，使用多个过孔并联。
- 在空间和工艺允许下，使用更大孔径的过孔（减小长径比）。
- 高频关键信号使用背钻去除不使用的过孔残桩。
最小化电流环路面积：
- 最重要的策略！ 确保信号线紧邻其回流路径（通常是完整的地平面）。信号走线在哪里，其回流电流就在正下方的参考平面上直接流过。
- 避免在参考平面上开槽或分割导致回流路径绕远。
- 高速信号线优先走在内层，夹在两个完整参考平面之间（微带线/带状线结构）。
- 对于差分对，保持对称布线并紧密耦合，缩小环路。
使用完整的电源/地层：
- 多层板设计是基础。大面积、低阻抗的电源平面和地平面是提供低电感回流路径的关键。
- 保证电源层和地层之间有紧密的介质耦合。
优化去耦电容布局：
- 将小容值、低 ESR/ESL 的去耦电容（如 0.1uF）极其靠近芯片电源引脚放置。
- 确保电容的电源和地过孔路径最短，优先使用多个过孔。
- 遵循“电容->过孔->平面”的连接优先顺序，避免使用长走线连接电容。
选择低 ESL 的电容： 对于高频去耦，选择封装尺寸小（如 0201, 0402）、专为低 ESL 设计的电容（如反向几何结构电容）。

总结： PCB 寄生电感是现代高速、高密度电子设计中面临的核心挑战之一。它由电路板物理结构固有特性产生，在高频或大电流快速变化时，会引起电源噪声、地弹、信号失真、时序问题和 EMI。设计的核心对策是缩短路径、优化过孔、并最最关键的——最小化电流环路面积，这通常通过使用完整的参考平面层（尤其是地平面）和合理的布局布线来实现。理解和管理寄生电感是确保 PCB 信号完整性和电源完整性的基石。