protel99 原理图转pcb

在 Protel 99 SE 中将原理图（Schematic）转换为 PCB 设计，核心是利用生成的网络表（Netlist）来连接原理图和 PCB，并传递元件信息和连接关系。以下是详细的中文步骤指南和关键注意事项：

核心步骤流程

完善原理图设计：
- 确保所有元件符号放置正确、电气连接无误（导线、网络标号、电源端口等）。
- 为每个元件指定正确的 PCB 封装（Footprint）： 这是 最关键 的一步！双击原理图中的每个元件，在属性（Attributes）选项卡的 Footprint 栏位输入所需的封装名（如 AXIAL0.4, RAD0.2, DIP14, SO-14 等）。必须保证封装名与 PCB 库中已有的封装名称 完全一致。
- 运行电气规则检查（ERC）：Tools -> ERC。仔细检查报告中的所有错误（Errors）和警告（Warnings），确保原理图没有短路、未连接引脚、单端网络等基本电气错误。
生成网络表（Netlist）：
- 在原理图编辑界面，选择菜单：Design -> Create Netlist...。
- 在弹出的 Netlist Creation 对话框中：
  - Output Format：选择 Protel （这是最常用且与 Protel 99 PCB 兼容性最好的格式）。
  - 勾选 Append sheet numbers to local net（通常建议勾选，有助于区分不同图纸的同名网络）。
  - 勾选 Descend into sheet parts（如果使用了图纸符号，勾选以包含其内部连接）。
  - 勾选 Include un-named single pin nets（通常建议勾选）。
- 点击 OK。软件会生成一个 .NET 文件（通常与原理图文件同名），其中包含所有元件信息、封装信息和网络连接信息。
准备/创建 PCB 文件：
- 确保你的设计数据库（.DDB 文件）中已经包含或链接了所需的 PCB 封装库（.Lib 文件）。在左侧设计导航器中检查 PCB Libraries。
- 新建 PCB 文件： 在数据库窗口中，File -> New...，选择 PCB Document 图标，创建新的 .PCB 文件并命名（或打开一个已有的 PCB 文件）。
- 设置 PCB 规则（可选但推荐）： 在 PCB 编辑器中，Design -> Rules...。初步设置布线宽度、安全间距、布线层等基本规则。可在导入元件后详细设置。
将网络表（元件和连接关系）导入 PCB：
- 切换到 PCB 编辑器（打开你的 .PCB 文件）。
- 选择菜单：Design -> Load Nets...。
- 在弹出的 Load/Forward Annotate Netlist 对话框中：
  - 点击 Browse... 按钮，找到并选择你在第 2 步生成的 .NET 文件。
  - 点击 Execute 按钮执行导入操作。
检查并解决导入错误：
- 点击 Execute 后，软件会在对话框下方的 Status 栏显示导入结果。必须仔细检查此报告！
- 重点关注 Errors：
  - Footprint XXX not found in Library：PCB 库中找不到指定的封装 XXX。解决方案： 检查原理图中该元件的封装名是否拼写正确；确保包含该封装的库已添加到当前数据库的 PCB Libraries 中；确认该库确实包含此封装；或者手动在 PCB 库中创建缺失的封装。
  - Component not found：原理图指定的元件在 PCB 库中找不到。通常也是封装名错误或库未添加/加载。
  - Node not found：原理图中元件的某个引脚在 PCB 封装上找不到对应的焊盘编号（Designator）。解决方案： 检查原理图符号引脚号（Number）是否与 PCB 封装焊盘号（Designator）完全匹配（例如原理图引脚是 1, PCB 焊盘也必须是 1）。这是非常常见的错误根源！
- 修正错误： 必须回到原理图（修正封装名、引脚号）或 PCB 库（修正封装焊盘号、添加缺失封装）中解决所有错误（Errors）。错误不解决，导入无效或元件缺失/连接错误。
- 警告（Warnings）： 如 Net has no driving source（网络无驱动源）、Component has duplicate designators（元件位号重复）等，也需要关注并根据实际情况判断是否需要处理。
- 反复执行： 修正错误后，重新生成网络表（第 2 步），再回到 PCB 执行 Load Nets...（第 4 步），直到 Status 显示 All macros validated 且 没有 Errors。
元件放置和布局：
- 成功导入网络表且无错误后，所有元件（带有飞线指示连接关系）会被放置到 PCB 边框外的 Keepout Layer 外或默认区域。
- 手动将这些元件拖入 PCB 边框（Board Outline）内。
- 根据电路功能、散热、信号流向、机械约束等进行 元器件布局（Placement）。优化布局是 PCB 设计成功的关键一步。
布线（Routing）：
- 完成满意的布局后，开始绘制导线连接元件焊盘。布线方式：
  - 手动布线： Place -> Interactive Routing (或快捷键 P, T)。
  - 自动布线（仅作参考或简单板）： Auto Route -> All...。强烈建议 关键高速信号、电源等手动布线，自动布线结果通常需要大量手动调整。
- 布线时需要遵守之前设置的或新的设计规则（Design -> Rules...）。
设计验证（DRC）：
- 布线完成后，运行设计规则检查：Tools -> Design Rule Check...。
- 仔细检查报告，解决所有违反规则（如短路、断路、间距不足、线宽不符等）的问题。
后续工作：
- 覆铜（Polygon Pour）：Place -> Polygon Plane...，通常用于电源层、地平面或屏蔽。
- 添加丝印标注（Silkscreen）：元件位号、版本号、标识等。
- 生成生产文件（Gerber, 钻孔文件等）：File -> CAM Manager...。

关键注意事项

封装匹配： 原理图中指定的 Footprint 必须在已加载的 PCB 库中存在且名称一致。这是导入失败的最主要原因。
引脚编号匹配： 原理图符号的引脚 Number 必须与 PCB 封装焊盘的 Designator (通常是数字) 严格对应。这是网络连接错误（飞线缺失或错误）的最主要原因（常见于二极管、三极管、接插件等）。
库管理： 确保所需的原理图符号库（.SchLib）和 PCB 封装库（.Lib）都已正确添加到当前设计数据库中（在 .DDB 文件内或通过 Design Explorer 窗口加载）。
ERC 检查： 确保原理图电气连接正确无误再生成网络表。
网络表导入报告： 务必仔细阅读并解决 Load Nets 后状态窗口中的所有 错误（Errors）！警告（Warnings）也应关注。
更新同步： 如果在导入 PCB 后 修改了原理图，需要重新生成网络表并再次执行 Design -> Load Nets... 或 Design -> Update PCB...（如果使用 Update PCB 功能，它内部也是基于网络表比较和更新）。同样需要检查错误。
边框（Keepout Layer）： 在 PCB 文件中，先在 KeepOutLayer 画好板子的物理边界（边框），元件和布线不能越过此边界（除非规则允许）。