以下是使用 Cadence 工具（如 Allegro 和 Sigrity）进行 PCB 仿真 的详细步骤指南（基于信号完整性/SI 和电源完整性/PI 的典型流程）：

一、前期准备

1. 完成 PCB 设计

   • 确保 PCB 布局布线在 Allegro PCB Editor 中完成（包含叠层设置、关键信号走线、电源平面等）。
   • 验证设计规则（DRC）无误。

2. 准备仿真模型

   • 获取器件 IBIS 模型（信号仿真）或 SPICE 模型（电源仿真）。
   • 准备电容/电感等无源器件的 S 参数或 SPICE 模型。
   • 模型存放路径需在 Allegro 中正确设置（Setup > User Preferences > Signal_Integrity > Model Libraries）。

二、仿真环境搭建

1. 启动仿真工具

   • 在 Allegro PCB Editor 中打开设计文件（.brd）。
   • 选择菜单栏：Analyze > SI/EMI Sim > Library/SI Audit（检查模型完整性）。

2. 配置叠层与材料

   • 进入 Setup > Cross-section，确认层厚、介电常数（Dk）、损耗角正切（Df）等参数正确。

三、信号完整性（SI）仿真流程

步骤 1：提取网络拓扑

1. 选择 Analyze > SI/EMI Sim > Probe：

   • 在控制面板选择需仿真的网络（如 DDR_CLK）。
   • 右键点击网络 → SigXP...（自动生成拓扑到 Sigrity Explorer）。

2. 在 Sigrity Explorer 中编辑拓扑

   • 添加 IBIS 模型（右键器件 → Assign Model）。
   • 设置激励源（Source）和负载（Load）。

步骤 2：设置仿真参数

1. 添加分析类型：

   • 反射分析（Reflection）：检查过冲/下冲。
   • 串扰分析（Crosstalk）：激活邻近网络。
   • 眼图分析（Eye Diagram）：设置码型（PRBS）、比特率等。

2. 配置仿真引擎（如 Sigrity PowerSI/SpeedXP）。

步骤 3：运行仿真

• 点击 Simulate > Run 或工具栏 ▶️ 按钮。
• 监控日志窗口，确保无报错。

步骤 4：结果分析

• 查看波形（反射、串扰电压）。
• 生成眼图报告（抖动、眼宽/眼高）。
• 使用 Measure Tool 量化指标（如建立/保持时间裕量）。

四、电源完整性（PI）仿真流程

步骤 1：转换设计文件

• 通过 Allegro PCB PI Base XL 将 .brd 转为 Sigrity 格式（.spd）。

步骤 2：在 Sigrity PowerDC 中操作

1. 导入 .spd 文件。
2. 设置电源网络：
   • 定义电压源（VRM）和电流汇（Sink）。
   • 分配器件功耗（静态/动态电流）。
3. 配置仿真：
   • 选择 DC Drop Analysis（直流压降）。
   • 设置电流密度和允许压降阈值（如 ±5%）。

步骤 3：运行仿真

• 运行后生成：
  • 电压分布云图（热点区域）。
  • 电流密度图。
  • 超标网络报告。

五、高级仿真（选做）

• 谐振分析（Resonance）： 使用 Sigrity PowerSI 扫描电源平面谐振频率。

• PDN 阻抗分析： 在 SystemSI 中构建 PDN 网络，生成目标阻抗（Z-target）曲线。

六、优化与迭代

1. 根据仿真结果调整 PCB：
   • 修改走线长度/拓扑。
   • 优化去耦电容布局。
   • 调整电源层分割。
2. 重新运行仿真验证改进效果。

七、输出报告

• 生成仿真报告（截图 + 数据表格）。
• 导出波形数据（如 CSV 格式）。
• 使用 Sigrity ReportGen 自动生成 PDF 报告。

常见问题排查

• 模型缺失：检查 IBIS 路径设置，确认模型引脚匹配。
• 仿真发散：降低仿真步长或简化拓扑。
• 精度不足：在 PowerSI 中加密网格（Mesh）。

⚠️ 注意：具体步骤可能因 Cadence 版本（如 17.4 或 23.1）和 许可证模块（Sigrity/PowerSI/OptimizePI）略有差异。

如果需要某个环节的详细操作（如眼图设置或 PDN 优化），可进一步说明！