好的，明白了。在 Altium Designer (AD) 中进行差分对 PCB 布线，需要遵循特定的流程和规则以确保信号完整性（SI）。以下是详细的步骤和关键注意事项（全部用中文）：

? 一、前期准备与设置 (布线前必须完成)

1. 定义差分对 (Differential Pair):

   • 在原理图中，给要定义为差分对的网络添加正确的后缀。最常见的是 _P (正) 和 _N (负)。
     • 例如：USB_DP 和 USB_DN， HDMI_TX0_P 和 HDMI_TX0_N。
   • 在原理图编辑器中，放置差分对指示符 (Differential Pair Directive):
     • 放置 -> 指示符 -> 差分对。
     • 将这个指示符拖动覆盖到一对网络标签 (_P 和 _N) 上。AD 会自动识别并创建差分对。
   • (推荐方法) 在 PCB 项目中定义：
     • 打开 PCB 面板 (通常在右下角面板标签里)。
     • 在面板顶部的第一个下拉菜单中选择 Differential Pairs Editor。
     • 点击 添加 按钮。
     • 在弹出窗口中：
       • 源 选择 网络 或 网络类 (如果已创建类)。
       • 在 网络 或 网络类 列表中选择包含 _P 和 _N 的网络。
       • 名称掩码 ⚙️：输入后缀模式，通常是 *_P 和 *_N（通配符 * 匹配前缀）。AD 会自动列出匹配的网络对。
       • 选择需要定义的差分对，点击 > 添加到右侧。
       • 为差分对命名（可选，但建议设置描述性名称如 USB、PCIe_Lane0）。
       • 点击 确定。
     • 定义的差分对会显示在 Differential Pairs Editor 列表中。

2. 设置差分对布线规则 (Routing Rules):

   • 这是最关键的一步，规则决定了布线的约束条件。
   • 打开 设计 -> 规则... (快捷键 D -> R)。
   • 在规则编辑器左侧树状菜单中，展开 Routing。
   • 设置以下关键规则：
     • Width (线宽规则):
       • 创建一个新的线宽规则 (右键 Width -> New Rule)。
       • 命名规则 (如 DiffPairWidth)。?
       • 在 Where the First Object Matches 区域：
         • 选择 高级(查询)。
         • 在文本框中输入 InDifferentialPair('*') (匹配所有差分对) 或 InDifferentialPair('USB') (匹配特定命名的差分对)。查询语言是核心。
       • 设置 Min Width (最小宽度), Preferred Width (首选宽度), Max Width (最大宽度)。这三个值通常设为一样的值，即你的目标差分线宽 (如 0.15mm)。首选宽度是实际布线使用的值。
     • Differential Pairs Routing (差分对布线规则):
       • 创建一个新的规则 (右键 Differential Pairs Routing -> New Rule)。
       • 命名规则 (如 DiffPairConstraints)。
       • 在 Where the First Object Matches 区域：
         • 同样选择 高级(查询)，输入 InDifferentialPair('*') 或 InDifferentialPair('USB')。
       • 设置关键约束：
         • Min Gap (最小间距)：差分对内部两根线之间的最小允许间距。
         • Max Gap (最大间距)：差分对内部两根线之间的最大允许间距。
         • Preferred Gap (首选间距)：布线时软件尝试维持的目标间距。这个值极其重要！ 它与线宽 (Preferred Width) 共同决定了差分阻抗 (如 90Ω, 100Ω)。通常需要根据叠层 (Layer Stackup) 和材料计算得出。设计前务必明确阻抗要求并进行计算或仿真。
         • Max Uncoupled Length (最大非耦合长度)：允许差分对中一根线暂时偏离另一根线的最大长度 (通常很小或为0)。严格要求等长时设为0。
         • Tolerance (对内等长公差)：差分对中 _P 和 _N 两根线长度差异允许的最大值。高速信号通常要求非常严格 (如 ±5mil / 0.127mm)。
     • (可选但重要) Electrical -> Signal Integrity -> Impedance (阻抗规则):
       • 创建一个新规则。
       • 匹配对象同上 (InDifferentialPair('*'))。
       • 设置 Min Impedance (最小阻抗), Preferred Impedance (首选阻抗), Max Impedance (最大阻抗)。通常将首选阻抗设为目标值 (如 90Ω)。AD 会根据线宽、间距、层叠参数进行实时阻抗计算和显示 (在 PCB 面板的 Differential Pairs Editor 或布线时的状态栏中可以看到)。

3. 设置层叠 (Layer Stackup):

   • 设计 -> 层叠管理器。
   • 正确定义所用层数、材料 (如 FR4)、每层的铜厚 (通常 1oz/35µm)、介电常数 (Er, 通常 FR4 约为 4.2-4.5)、介质层厚度 (Core, Prepreg)。
   • 准确的层叠数据是阻抗计算和 SI 仿真的基础。如果关注 SI，必须精确设置。

? 二、差分对布线操作

1. 交互式差分对布线：

   • 切换到 PCB 编辑器。
   • 确保 PCB 面板处于 Differential Pairs Editor 视图。你会看到之前定义的差分对列表。
   • 在列表中选中你想要布线的差分对。
   • 点击面板右上角的 交互式差分对布线 图标 (两个平行波浪线)，或者使用快捷键 U -> I (确保菜单 布线 -> 交互式差分对布线 可用)。有时快捷键 P -> T 也可能触发（取决于设置）。最可靠的方式是点击工具栏上的图标（如果已添加到工具栏）或上面描述的 PCB 面板按钮。?‍?
   • 光标变成十字形。将光标移动到差分对的起点（通常是焊盘或过孔），当焊盘/过孔高亮显示时单击。
   • 开始拖动鼠标。两条线会同时跟随光标移动，并自动保持你在规则中设置的 Preferred Gap 间距。
   • 按 Tab 键可以在布线过程中实时修改：
     • 线宽 (Width)：按 W 然后输入数字 + 单位 (如 0.15mm)。
     • 间距 (Gap)：按 G 然后输入数字 + 单位 (如 0.2mm)。
     • 差分对布线模式 (Diff Pair Routing Modes)：
       • Ignore Obstacle (忽略障碍)：强制穿过障碍物（可能导致DRC错误）。不推荐常规使用。
       • Avoid Obstacle (避免障碍)：默认模式，自动绕开障碍物。
       • Push Obstacle (推开障碍)：尝试推开已有的走线或过孔以适应差分对。
       • Walkaround (环绕)：类似于 Avoid，但路径可能更曲折。
       • HugNPush (紧贴并推开)：结合 Push 和 Walkaround。
       • Stop at First Obstacle (在第一个障碍处停止)：遇到障碍立即停止。
   • 使用 Shift+R 键可以循环切换这些模式。
   • 在布线过程中，AD 会实时显示两根线的长度（在状态栏左下角）。目标是根据规则实现等长 (Length 一致或 Delay 一致)。
   • 到达终点焊盘/过孔时，单击完成该段布线。如果起点/终点是焊盘，通常会自动完成连接。

2. 添加蛇形线 (Tuning / Meandering - 用于等长调整):

   • 先完成差分对的大致布线。
   • 在 PCB 面板的 Differential Pairs Editor 中选中需要调整的差分对。
   • 点击面板右上角的 交互式差分对蛇形线 图标 (蛇形线形状)，或者使用菜单 布线 -> 交互式差分对蛇形线 或快捷键 U -> T。
   • 光标变成十字形。在需要增加长度的差分线段的某一段上单击。
   • 拖动鼠标，AD 会自动在选定的线段上添加蛇形弯曲。
   • 按 Tab 键进行配置 (Properties 面板)：
     • 模式：Amplitude (幅度固定)，Gap (间距固定)，或 Style (自定义样式)。
     • 振幅：蛇形线的峰峰值高度。
     • 间距：蛇形线自身的圈与圈之间的间距 (通常等于或略大于 Preferred Gap)。
     • 样式：选择蛇形线的形状 (圆弧 Circular、90度角 Mitered、45度角 45 Degree 等)。
     • 目标长度：设定需要达到的总长度 (根据规则或设计要求)。AD 会自动计算并显示当前长度与目标的差距 (Delta)。
     • 公差：设定允许的误差范围。蛇形线会自动调整以满足目标长度±公差。
   • 配置好后，继续拖动鼠标，直到状态栏显示的 Delta 满足要求 (达到目标长度±公差)，再次单击完成蛇形线添加。
   • 差分对的两根线都需要独立进行蛇形线调整，以使它们之间的长度差 (ΔLength) 控制在规则设定的 Tolerance 范围内。PCB 面板和状态栏会显示两根线的单独长度以及它们之间的差值。

3. 使用差分对布线向导 (可选，对复杂结构有用):

   • 选中差分对的起始焊盘或过孔。
   • 使用 布线 -> 差分对布线向导。
   • 向导会引导你设置路径、目标点、过孔放置等，帮助你规划复杂的差分路径。完成后，它会执行自动布线。

? 三、关键设计原则与注意事项

1. 阻抗连续性： 整个差分路径（从芯片引脚到连接器引脚）的阻抗必须尽可能恒定。这意味着：

   • 保持一致的 线宽 (Width) 和 线距 (Gap)。
   • 避免不必要的 过孔，如果必须使用过孔，尽量使用小尺寸过孔，并考虑反焊盘补偿设计。
   • 避免在参考平面不连续的区域（如平面分割缝隙）上方走线。
   • 尽量减少 弯曲，必须弯曲时使用圆弧或两个 45 度角，避免 90 度锐角。
   • 避免 线宽突变 和 线距突变。

2. 等长（对内等长）： _P 和 _N 两根线的长度差必须严格控制在规则定义的 Tolerance 范围内。使用 蛇形布线 在较短的线上增加长度。

3. 对称性： 差分对的两根线应尽可能对称布局布线和对称换层（过孔位置对称）。这有助于抑制共模噪声。

4. 参考平面： 差分线下方（或上方）必须有一个完整、连续的参考平面（通常是 GND 或 Power Plane），为其提供明确的回流路径。避免跨分割区布线。如果参考不同的平面（如 GND 和 Power），需要在这些平面之间放置足够的 解耦电容。

5. 与其他信号隔离：

   • 差分对之间应保持足够的间距（通常 ≥ 3 倍差分线宽）。
   • 差分对与单端信号或其他高速信号也应保持足够间距（尤其避免平行长距离走线）。
   • 遵守规则中设定的 Clearance (安全间距)。

6. 长度匹配（对间等长）： 如果设计中有多个相关的差分对（如 PCIe 的多条 Lane， DDR 的 DQS/DQ 组），这些差分对之间的长度也需要匹配（更大的公差）。通常在规则中为这些网络定义一个网络类 (Net Class)，并设置 Matched Length 规则。

7. 端接： 根据芯片要求和信号速率，可能需要在源端或终端添加匹配电阻（通常是 100Ω 跨接在 _P 和 _N 之间）。原理图上要添加，PCB 上要靠近芯片放置。

8. 仿真验证（强烈推荐）： 对于高速差分信号（如 USB3.x, HDMI, PCIe, SATA, Gigabit Ethernet 等），仅靠布线规则是不够的。必须使用 AD 的信号完整性 (SI) 工具或第三方工具（如 Ansys SIwave, Cadence Sigrity, HyperLynx）进行仿真，验证眼图、阻抗、串扰、损耗等是否满足要求。?

? 总结

AD 中的差分对布线是一个 规则驱动 的过程。核心在于：

1. 正确定义差分对（原理图后缀 + PCB 面板定义）。
2. 精确设置布线规则（Width, Differential Pairs Routing, 阻抗），特别是 Preferred Gap 和等长 Tolerance。
3. 使用交互式差分对布线工具 (U -> I 或面板按钮) 进行并行布线。
4. 使用交互式差分对蛇形线工具 (U -> T 或面板按钮) 进行精确的长度匹配。
5. 严格遵守高速布线原则（阻抗连续、等长、对称、隔离、完整参考平面、端接）。
6. 仿真验证关键高速信号。

按照这些步骤和原则操作，可以在 Altium Designer 中成功完成高质量的差分对 PCB 布线设计。祝你设计顺利！?