pcb中差分对布线

在 PCB 设计中，差分对布线 是指为一对承载大小相等、极性相反（相位差 180°）信号的走线进行布局布线的专门技术。其核心目标是保持两条走线在整个传输路径上具有严格的一致性，以确保差分信号的完整性和抗噪能力。

以下是差分对布线的关键原则和注意事项：

等长控制：
- 目标： 确保两条差分信号线的电气长度尽可能相等。
- 原因： 如果长度差过大，会导致信号到达接收端的时间不一致（时序偏移），破坏信号的差分特性，降低共模噪声抑制能力，并可能产生电磁干扰。
- 方法：
  - 优先采用平行布线，尽可能保持两条线在绝大部分路径上并肩行走。
  - 利用 PCB 设计工具中的差分对布线功能和长度匹配/等长调节布线功能。
  - 需要进行长度补偿时，在靠近接收端的位置（通常在源端之后不久）加入蛇形走线。蛇形走线的振幅和间距要符合设计规范（通常是线宽的 3-5 倍），避免引入额外的阻抗不连续或串扰。
  - 最大容忍长度差由信号速率（上升时间）决定。高速信号对长度差要求更严格（常为 ±5mil 甚至更小）。参考设计规范或信号完整性仿真结果。
等距控制：
- 目标： 在整个布线路径中，保持两条差分线中心线到中心线之间的距离（间距）恒定。
- 原因： 恒定间距是维持差分阻抗一致性的关键因素之一（阻抗与间距密切相关）。
- 方法： 使用 PCB 设计工具的差分对布线功能，它会自动约束两条线按设定的间距平行移动。
差分阻抗控制：
- 目标： 确保差分对在整个传输路径上具有设计要求的特征阻抗（如 90Ω， 100Ω）。
- 关键因素：
  - 线宽： 两条线各自的宽度。
  - 间距： 两条线中心线之间的距离。
  - 介质厚度： 信号层到相邻参考层（通常是地平面）的距离。
  - 介电常数： PCB 基板材料的介电常数。
- 方法：
  - 在布局布线前，利用 PCB 层叠信息和阻抗计算工具（如 Si9000）计算并确定满足目标阻抗所需的线宽和间距。
  - 在布线规则中严格设定这些宽度和间距约束。
  - 避免阻抗突变区域： 如过孔、连接器焊盘、测试点、走线拐弯处、参考平面不连续的区域（如开槽、分割）。在这些地方需要特别处理：
    - 过孔： 尽量使用小尺寸过孔。差分对的过孔应成对出现，且对称放置（间距与走线间距一致或稍小）。必要时使用背钻去除过孔未连接的残桩。考虑添加GND 过孔在差分过孔附近提供良好的回流路径。
    - 拐弯： 使用45°斜角或平滑的圆弧拐弯，避免 90° 直角拐弯（会导致阻抗突变和有效线宽增加）。
    - 连接器/器件焊盘： 保持进入焊盘前的走线间距恒定直至焊盘边缘。避免焊盘处突然变宽变窄。
参考平面完整性：
- 目标： 为差分信号提供低阻抗、连续的回流路径。
- 原则：
  - 始终在完整地平面（GND）上方或下方布线。 避免跨分割区域布线（电源分割、无铜区域）。如果必须跨越分割，应在跨越点附近放置缝合电容（通常为 0.1uF），但这是次优方案应尽量避免。
  - 差分对下方的参考平面（通常是 GND）必须是连续的、无开槽或大缺口。参考平面的中断会严重破坏差分阻抗和回流路径，增加辐射和串扰。
  - 避免在参考平面切换层（如从 GND 参考切换到 Power 参考）时布线。如果必须换层，应在过孔附近放置足够多的解耦电容（连接新老参考平面），但这同样会引入阻抗不连续和潜在问题。
与其他信号线的隔离：
- 目标： 防止差分对受到其他信号（单端或另一差分对）干扰，也防止差分对干扰其他敏感信号。
- 方法：
  - 遵守 3W 规则： 差分对与其他任何信号（包括另一个差分对）之间的边缘到边缘间距，至少应为差分对线宽的 3 倍以上。对于要求更高隔离度的高速设计，可能需要 4W, 5W 甚至更大间距或额外的屏蔽措施。
  - 避免平行长距离走线： 尽量减少差分对与其他信号线（尤其是高速单端线或时钟线）平行布线的长度。如果不可避免，应加大间距或考虑在它们之间布设地线（GND Trace）进行隔离。
  - 禁止在不同层垂直重叠： 避免差分对在相邻层的投影区域相互重叠，这会增加层间串扰。如果无法避免，应加大层间介质厚度或错开布线区域。
尽量减少过孔和弯曲：
- 每一个过孔和弯曲都是潜在的阻抗不连续点和信号反射源。
- 优先选择同一层布线。 仅在必要时换层。
- 如必须使用弯曲，使用平滑弧度（圆弧）或 45° 斜角。
- 换层时，差分过孔对称放置，并靠近放置GND 过孔。
元件放置与对称性：
- 发射端和接收端的差分引脚应尽量靠近摆放，减少引出线长度。
- 从芯片引脚引出的两段单端走线也应尽量保持对称和等长，直到它们汇聚成满足阻抗要求的差分对走线。这被称为“喇叭口”或“发射段”，其长度应尽可能短。