pcb走线特性阻抗

PCB走线特性阻抗（Characteristic Impedance）是指高频信号在传输线（Trace）中传播时，沿线分布的瞬时电压与电流之比。它是一个交流（AC）特性，由传输线的物理结构和周围介质决定，与走线长度无关，单位是欧姆（Ω）。

核心概念：

不是直流电阻（DC Resistance）：
- 直流电阻是导体本身对电流的阻碍（与长度成正比）。
- 特性阻抗是高频电磁波在传输线结构中传播时遇到的“瞬时阻力”。
重要性（尤其在高速数字/高频模拟电路）：
- 信号完整性： 当信号从源端传输到负载端，如果传输线的特性阻抗（Z₀）与源端阻抗（Zs）和负载阻抗（Zl）不匹配，就会发生信号反射。
- 反射的危害： 反射会导致信号波形畸变（过冲、下冲、振铃）、时序错误（Jitter）、功耗增加，严重时造成系统误动作。
- 阻抗匹配： 为了最大化功率传输和最小化反射，通常设计目标是将 Z₀、Zs、Zl 匹配到标准值（如 50Ω, 75Ω, 90Ω, 100Ω）。

影响PCB走线特性阻抗的主要因素：

走线宽度：
- 宽度增加 -> 阻抗降低。 宽走线意味着电流路径更宽，“阻力”更小。
走线厚度（铜厚）：
- 厚度增加 -> 阻抗降低。 更厚的铜同样意味着更大的电流传导横截面积。
介质层厚度（走线到参考平面的距离）：
- 介质厚度增加 -> 阻抗增加。 介质越厚，走线与参考平面（通常是地或电源层）的耦合越弱，电磁场分布更“宽松”，瞬时电压电流比（阻抗）越高。
介质的介电常数：
- 介电常数增加 -> 阻抗降低。 介电常数（Dk 或 εᵣ）是介质材料储存电能能力的度量。高Dk材料（如FR4 ≈ 4.2-4.5）会增强走线与参考平面的电容耦合，降低阻抗。低Dk材料（如Rogers材料 ≈ 2.2-3.5）用于高频应用以维持较高阻抗或减小损耗。
走线与参考平面的相对位置：
- 外层走线（表层/微带线）： 一侧是介质和参考平面，另一侧是空气（或绿油）。阻抗受空气和介质共同影响。
- 内层走线（带状线）： 夹在两个参考平面之间，完全嵌入介质中。阻抗更易控制且受环境影响小。
阻焊层（绿油）：
- 覆盖在表层走线上的绿油也有介电常数（通常略高于基材）。它会略微降低表层微带线的特性阻抗（通常约几个欧姆），精确计算时需要考虑。

总结关键点：

特性阻抗 ≠ 走线直流电阻。
它是高频信号传播的核心参数。
阻抗匹配（通常设计为标准值如50Ω）对高速信号完整性至关重要。
阻抗主要由走线宽度、厚度、与参考平面距离、介质介电常数决定。
PCB设计中通过控制上述几何参数和材料选择来实现目标特性阻抗。
工程师使用专门的阻抗计算软件/工具（如SI9000、Polar SI8000，或EDA工具内置计算器）或遵循制造商提供的阻抗控制线宽表进行设计。