hd sdi pcb布线

好的，HD-SDI（高清串行数字接口）的PCB布线对信号完整性至关重要，因为其数据速率非常高（1.485 Gbps 或 1.485/1.001 Gbps）。布线不当会导致信号反射、损耗过大、抖动增加，最终导致图像劣化甚至链路中断。

以下是HD-SDI PCB布线时需遵循的关键原则和最佳实践（请务必查阅您使用的具体芯片数据手册，它们是最权威的参考）：

阻抗控制（最关键！）：
- 差分阻抗： HD-SDI信号是差分信号（SDI_P 和 SDI_N）。差分对必须精确控制到100Ω (±10%) 。这是确保信号反射最小化和功率传输最大化的基础。
- 实现方式：
  - 层叠设计： 在设计PCB层叠结构时，就要根据选用的板材（如FR4或高频板材如Rogers）的介电常数和厚度，计算并确定差分线的线宽(W) 和线间距(S)。
  - 叠层对称性： 优先选择带状线结构（差分线走在内层，上下都有参考平面）而不是微带线（表层）。带状线环境更稳定，受外部影响小。如果必须走表层（微带线），要特别注意表面处理（如沉金、沉银）对阻抗的影响。
  - 阻抗计算工具: 使用PCB设计软件（如Altium, Cadence Allegro, KiCad）内置阻抗计算器或第三方工具（如Polar Si9000）精确计算W和S。
  - 制造商沟通： 务必与PCB制造商沟通你的阻抗要求（100Ω差分）和目标层叠结构，他们会根据实际工艺能力进行调整和确认。
差分对布线规则：
- 长度匹配： SDI_P和SDI_N两条线的物理长度必须严格匹配。允许的长度偏差（Skew）通常非常小，控制在5 mils (0.127mm) 以内。数据手册会有具体要求。
- 紧密耦合： 在整个走线路径上，保持SDI_P和SDI_N之间的线间距(S) 恒定。避免忽远忽近。恒定间距有助于保持恒定的差分阻抗。
- 平行等距： 差分线应尽量平行布线，避免不必要的转折或交叉。
- 避免90°直角拐弯： 使用45°斜角或圆弧拐弯。90°拐弯会导致阻抗不连续，增加反射。
- 最小化过孔： 过孔是主要的阻抗不连续点和潜在天线源。绝对避免在变压器/串并转换器(SerDes)芯片的输出脚附近打孔。 如果必须换层：
  - 使用小尺寸过孔（如8/16 mil）。
  - 成对放置过孔，且SDI_P和SDI_N的过孔尽量靠近且对称。
  - 在过孔附近添加接地过孔（Stitching Via） 为返回电流提供最短路径。
  - 严格控制换层过孔的数量，越少越好（理想情况0或1个）。
串扰抑制：
- 3W原则： 确保不同差分对之间的边到边间距至少为3倍线宽(3W)。例如，如果线宽W=5mil，间距至少应为15mil。
- 避免平行长距离走线： 不同对的差分线应避免长距离平行靠近布线。如需平行，间距应远大于3W（如5W或根据仿真决定）。必要时可垂直交叉。
- 隔离敏感信号： 远离时钟、开关电源、数字控制线等噪声源。特别是SDI输出线路，应远离晶振、开关电源电感/变压器。
参考平面（至关重要）：
- 完整连续的参考平面： 差分线下方（对于微带线）或上下方（对于带状线）必须有完整、无分割、连续的参考地平面(GND)。这是返回电流的路径，保证阻抗可控和信号环路最小。
- 避免跨分割： 绝对禁止差分线跨越地平面或电源平面的分割槽（Split/Moat）。如果必须跨越，需要在跨越点附近紧密放置桥接电容（如0.1uF + 0.001uF并联），为高频返回电流提供通路。但这会增加风险，应极力避免。
- 电源平面参考： 有时差分线参考电源平面（如VCC）。这需要电源平面本身非常干净稳定（通过充分的去耦），且阻抗仍需严格控制。参考地平面通常更优。
去耦电容（旁路电容）摆放：
- 靠近电源引脚： 串并转换器芯片的每个电源引脚（AVCC, DVCC等）都必须有去耦电容，尽可能靠近引脚放置（优先放在同一面）。
- 低ESL电容： 使用小封装（如0402, 0201）、低等效串联电感的多层陶瓷电容。通常使用0.1uF和0.001uF或0.01uF并联组合，覆盖不同频段。
- 短而宽的连接： 电容到芯片引脚和到地平面的走线要短、宽、直，过孔也要短（用盘中孔或短通孔）。最小化环路电感。
终端匹配：
- 源端匹配： 通常在发射端芯片内部集成。确认芯片数据手册说明。
- 端接匹配： 标准SDI接收端采用75Ω单端对地端接。这通常在接收端设备（或板对板连接器之后）实现。在PCB设计上，确保接收链路最终指向一个75Ω的端接电阻（可能在接收芯片内部或外部）。差分对本身不需要在PCB上额外放置100Ω端接电阻。
连接器/电缆驱动器：
- 靠近边缘： SDI输入/输出连接器应尽量靠近PCB边缘。
- 差分线最短直连： 从变压器（如果用）或驱动器芯片到连接器的差分线应尽可能短、直。避免绕线。
- 接地： 连接器外壳必须与PCB地平面360°良好搭接（低阻抗连接），使用多个接地过孔或金属屏蔽外壳。BNC连接器中间的接地针要可靠接到地平面。
接地与屏蔽：
- 统一地平面： 推荐使用单一、连续、完整的接地平面（GND）作为整个模拟/高速数字部分的参考。避免“模拟地”与“数字地”随意分割，除非有非常明确的隔离需求和策略（如通过磁珠在单点连接）。分割不当比不分割危害更大。
- 接地过孔： 在关键区域（如芯片下方、连接器周围、跨分割点附近）密集放置接地过孔，连接不同层的地平面，保持地平面的低阻抗和电位一致。
- 屏蔽层： 如有金属外壳，确保PCB地平面通过多点低阻抗连接到外壳（例如用导电泡棉、金属簧片、螺钉+星形垫圈）。
元器件布局：
- 最短路径： 关键高速路径（SerDes到变压器，变压器到连接器）的布局优先考虑走线最短化。
- 发送端远离接收端： 避免输出信号耦合到输入信号。
- 晶振/时钟远离SDI线： 晶振及其走线是强干扰源，必须远离SDI线路，必要时加屏蔽罩。
其它考虑：
- 测试点： 在差分线上预留高质量的高频测试点（如Pico Probe点），方便调试和测试。测试点必须成对（SDI_P/SDI_N）且对称放置，并注意其对阻抗的影响，必要时做补偿设计。
- 仿真（强烈推荐）： 对于关键设计，使用SI/PI（信号完整性/电源完整性）仿真工具（如Keysight ADS, Ansys SIwave, Cadence Sigrity, HyperLynx）进行预布局布线分析和后仿真验证。仿真能够预测眼图、抖动、损耗等性能。
- PCB板材： 对于长距离走线或要求非常高的应用，考虑使用损耗更低的高频板材（如Rogers 4350B, Megtron 6/7），而不只是普通FR4。
- 数据手册： 反复仔细阅读你所使用的具体SDI串并转换器芯片（如Analog Devices的ADV7xxx系列， TI的LMH03xx系列）的数据手册和应用笔记。 它们会提供最具体、最关键的布局布线指导和要求。