emif pcb走线要求

好的，以下是关于降低 EMI (电磁干扰) 的 PCB 走线关键要求，用中文总结：

核心目标： 最小化回路面积、控制信号完整性、降低噪声辐射和耦合。

关键走线要求：

分层策略与参考平面：
- 使用完整地平面： 高速信号和敏感信号下方（或上方）必须有一个连续、低阻抗的地平面作为参考和回流路径。这是最重要的原则。
- 最小化分割： 避免在关键信号的回流路径上分割地平面。如果必须分割（如模拟/数字隔离），信号线严禁跨越分割间隙，应走在单一参考平面上方。
- 电源平面完整性： 电源平面应尽可能完整。相邻的电源层和地层紧密耦合（通过薄介质层）有助于形成平板电容，提供高频去耦。
- 关键信号参考地层： 高速时钟、高速数据总线、射频信号等关键信号优先参考完整地层，其次才是完整的电源层（需谨慎处理）。
信号完整性控制：
- 阻抗控制： 对高速信号进行特性阻抗控制至关重要。根据信号标准和叠层结构精确计算线宽、介质厚度，确保阻抗（如50ohm单端、100ohm差分）连续、匹配。
- 最小化走线长度： 特别是高速时钟和关键控制信号。缩短长度能减少传输延迟、衰减和辐射机会。
- 避免锐角走线： 使用45度角或圆弧代替90度直角走线。直角走线会增加寄生电容，导致阻抗突变和反射，增加辐射。
- 差分对走线：
  - 严格等长： 差分对内的两根线长度必须尽可能相等（长度匹配公差根据信号速率决定）。
  - 紧密耦合： 两根线应平行、靠近走线，间距保持一致，以增强共模噪声抑制能力。
  - 对称性： 避免差分对两侧的走线环境（过孔、焊盘、周围铜皮）不对称。
- 信号回流路径： 确保高速信号有低阻抗、最短的电流回流路径（通常是通过紧邻的地平面）。信号换层时，在信号过孔旁边添加回流地过孔（Stitching Via）连接到参考平面。
- 端接电阻： 对于高速或长距离传输线（如 DDR 内存总线），在源端或终端使用匹配端接电阻（如串联电阻 Rt，并联电阻匹配）来抑制信号反射。
电源完整性：
- 去耦电容： IC 电源引脚附近放置高频去耦电容（通常为 0.1uF 或 0.01uF MLCC），并极其靠近引脚（走线最短！）。必要时增加更大电容（10uF）和更小电容（如 1nF）组合覆盖不同频率段。
- 电源通路低阻抗： 电源走线要足够宽，或使用大面积铺铜。电源平面分割合理，避免造成瓶颈。
- 避免重叠： 不同电压等级的电源平面在垂直方向上避免大面积重叠，以减少电容耦合噪声。
布局与布线：
- 功能区隔离：
  - 数字/模拟分区： 数字电路和模拟电路物理上分开布局，电源和地平面也分开。信号线仅在桥接点交叉。
  - 高速/低速分区： 高速器件和敏感器件远离噪声源（如开关电源、继电器、时钟驱动器）。
- 时钟信号处理：
  - 优先布线最短： 时钟线是主要的 EMI 源之一，布线应最短、最直接。
  - 远离敏感器件： 远离模拟电路、复位线、控制线等。
  - 包地保护： 在关键时钟线两侧或下方铺地铜皮并打屏蔽过孔（Guard Trace / Ground Guard）。
- 环路面积最小化：
  - 信号与回流紧耦合： 信号线与其回流路径（通常在地下）形成的环路面积要最小。这是减少辐射的核心。
  - 电源环路： 关注高频开关电流环路（如 Buck 转换器输入电容->开关管->电感->输出电容->输入电容回路），使其面积最小化，走线短而宽。
- 3W 原则： 相邻信号线的中心间距至少为走线宽度（W）的 3 倍，以显著减少平行走线间的串扰（适用于非差分的一般信号线）。
接口与连接器：
- I/O 滤波与隔离： 在连接器入口处为 I/O 信号（尤其是高速接口如 USB、以太网）和电源线添加滤波电路（磁珠、电容、TVS 管）。预留共模电感位置。
- 连接器引脚分配： 在连接器引脚分配时，为信号线提供充足的接地引脚（理想情况是信号-GND-信号-GND...）。
- 屏蔽电缆连接： 如果使用屏蔽电缆，屏蔽层应在连接器处通过低阻抗路径连接到 PCB 地平面（通常使用 360度屏蔽连接器或金属簧片）。
铺地与屏蔽：
- 表面铺地： 在表层无走线区域大面积铺地铜（Ground Pour），并通过大量过孔连接到内部地平面。这有助于屏蔽和提供额外回流路径。
- 晶振处理： 晶振下方所有层禁止走线，并在其下方和周围大面积铺地（有时需挖空其下方的参考平面层）。晶振走线尽量短，包地保护。
- 屏蔽罩： 对于极高灵敏度或强辐射的局部区域（如射频模块），可设计预留屏蔽罩焊盘。