在PCB设计软件中，导出网络表（Netlist）是将原理图中的电气连接关系转换为结构化文本文件的过程，用于传递连接信息到PCB布局工具。以下是通用步骤和注意事项（以常用软件为例）：

导出网络表的通用流程

1. 原理图检查

   • 确保所有元件已分配正确封装（Footprint）。
   • 通过电气规则检查（ERC），修复未连接引脚、重复位号等错误。

2. 导出操作（不同软件路径）

   • Altium Designer
     • 打开原理图 → 顶部菜单 设计 (Design) → 工程的网络表 (Netlist For Project) → 选择格式（如 Protel）。
     • 生成文件：默认保存为 .NET 文件，路径在项目文件夹内。
   • KiCad
     • 在原理图编辑器（Eeschema）→ 顶部菜单 工具 (Tools) → 生成网络表 (Generate Netlist) → 选择 Pcbnew 格式 → 保存为 .net 文件。
   • OrCAD Capture
     • 打开项目 → 工具 (Tools) → 生成网络表 (Create Netlist) → 选择格式（如 Allegro/OrCAD PCB）。
   • Eagle
     • 原理图编辑器 → 文件 (File) → 导出 (Export) → 网络表 (Netlist) → 选择格式（如 Eagle XML）。

3. 选择网络表格式
   根据目标PCB软件选择兼容格式（常见格式）：

   • Altium 系列：Protel
   • KiCad PCB：Pcbnew
   • Cadence Allegro：Allegro
   • PADS：PADS ASCII

4. 生成与保存

   • 指定输出路径，文件名通常与原理图同名（如 schematic.net）。

关键注意事项

1. 元件封装匹配

   • 原理图中每个元件的 Footprint 名称必须与PCB库中的封装名完全一致，否则导入PCB时会报错。
   • 例：电阻封装在原理图中命名为 R0603，PCB库中也必须有同名封装。

2. 网络连接完整性

   • 确保所有网络（Net）已正确命名，无悬空导线。
   • 电源/地网络需显式连接或用电源符号标记。

3. 常见导入错误

   • 未找到封装：检查原理图元件属性中的Footprint是否有效。
   • 网络丢失：确认原理图导线连接无中断（可开启“显示网络”功能辅助检查）。
   • 重复位号：确保元件位号（如 R1、C2）无重复。

后续步骤：导入PCB软件

1. 在PCB设计工具中（如 Altium PCB、KiCad Pcbnew）导入网络表：
   • Altium → 设计 (Design) → 导入更改 (Import Changes)
   • KiCad → PCB编辑器 → 工具 (Tools) → 载入网络表 (Load Netlist)
2. 根据报告修正错误，直至所有变更成功应用。

为何需要网络表？

网络表是原理图与PCB之间的桥梁，定义了：

• 元件列表（位号、封装）
• 引脚间的电气连接关系（网络名称）
• 确保PCB布局与原理图逻辑一致。

⚠️ 若导出后导入失败，优先检查原理图的ERC报告和封装分配！