以下是RS485 PCB布线的主要要求和关键注意事项（中文版）：

一、差分线布线核心原则

1. 等长等距

   • 差分线对（A+/B-或D+/D-）长度误差 ≤10mm，高速率（>1Mbps）建议 ≤5mm。
   • 平行走线间距 保持恒定（推荐2~3倍线宽），避免突变。

2. 紧密耦合

   • 差分线并行间距 ≤线宽的3倍（例如线宽0.2mm，间距≤0.6mm），减小共模干扰。

3. 避免交叉分割

   • 禁止跨越电源/地平面分割缝，必要时在两侧增加缝合电容（如0.1μF）。

二、阻抗与层叠设计

1. 阻抗匹配
   • 差分阻抗 120Ω±10%（需根据板材、层厚计算），常用4层板：
     • 顶层/底层：线宽0.25mm，间距0.2mm，参考相邻地层
     • 内层：线宽0.15mm，间距0.1mm（需仿真验证）

三、终端电阻与分支处理

1. 终端电阻布局

   • 120Ω电阻置于总线物理两端（非所有节点），直接连接A/B线。
   • 高速场合：匹配电阻靠近接口连接器（<10mm）。

2. 分支长度控制（Stub）

   • 节点分支线长度 ≤ λ/10（λ=信号波长），例如：
     波特率1Mbps → 最大分支长度≤1.5cm
     理想情况：直接接入主干线（无分支）。

四、抗干扰与屏蔽

1. 地平面完整性

   • 差分线下层需完整地平面（无分割），避免信号跨分割区。

2. 屏蔽层处理

   • 带屏蔽电缆时，PCB连接器处单点接地至机壳（通过高压电容/Y电容）。

3. TVS防护布局

   • TVS管（如SMBJ6.5CA）靠近接口端子，走线短直（<5mm）。

五、电源与隔离设计

1. 隔离电源设计

   • 使用隔离DC-DC模块或变压器，隔离侧电源加π型滤波（10μF+磁珠+0.1μF）。
   • 光耦隔离时：信号线跨隔离带距离 ≥2.5mm（安规要求）。

2. 接地分隔

   • 隔离区域两侧地平面用 ≥2mm开槽分隔，单点通过0Ω电阻/电容连接。

六、布线禁忌

• 禁止在差分对间走其他信号线（尤其时钟、电源）。
• 避免直角走线，用45°或圆弧转角。
• 远离噪声源：继电器、电机驱动、开关电源（间距>3cm）。

七、关键器件布局

八、测试与验证

1. 预留差分线测试点（成对放置，阻抗匹配）。
2. 信号质量测试：眼图、上升/下降时间、共模电压。
3. EFT/ESD测试：±4kV接触放电（IEC 61000-4标准）。

典型案例：某工业控制器因485分支线过长（15cm）导致2Mbps通信丢包，缩短至1cm后故障消失。

遵循以上规则可显著提升RS485系统的稳定性，尤其在工业电磁复杂环境中。