在PCB设计中，无源晶振（晶体谐振器）的布局布线对系统稳定性至关重要。以下是关键设计要点：

1. 布局原则

• 靠近主控芯片：
  晶振应尽量靠近MCU/CPU的时钟输入引脚（如XTAL_IN和XTAL_OUT），缩短走线距离（通常≤10mm），减少干扰。
• 远离干扰源：
  避开电源模块、电感、高速信号线（如USB、时钟线），防止耦合噪声。
• 负载电容就近放置：
  两个负载电容（通常10-33pF）需紧靠晶振引脚，接地端直接打孔到地平面。

2. 布线规则

• 短而直的走线：
  XTAL_IN/OUT走线长度差≤5mm，避免直角（用45°或圆弧），减少反射和寄生电容。
• 包地保护：
  晶振外围用GND走线环绕，并间隔150-200mil添加接地过孔（形成法拉第笼），屏蔽外部干扰。
• 禁止走线穿越：
  晶振下方所有层禁止其他信号线通过，保持下方地平面完整。

3. 接地与叠层

• 单点接地：
  晶振负载电容的接地端需就近打孔连接地平面（避免共用接地路径）。
• 地平面完整性：
  晶振下方保留连续地平面（参考层），避免分割。

4. 其他注意事项

• 避免过孔：
  晶振走线尽量不走内层，减少寄生电容（若必须用，确保参考层为GND）。
• 外壳接地：
  金属外壳晶振的外壳可通过焊盘连接GND（需确认规格书支持）。
• 测试点远离：
  禁止在晶振走线上添加测试点或引出线。

错误示例 vs 正确设计

设计口诀

“近、短、直、包地、净空”

• 近贴主控，短线优先
• 直线连接，包地屏蔽
• 净空底层，电容接地

遵循上述规则，可显著降低时钟抖动和系统失效风险。设计后建议使用SI/PI工具仿真验证信号完整性。