ad中如何给pcb板布局布线

在 Altium Designer (AD) 中进行 PCB 布局布线是一个核心流程，需要遵循一定的原则和步骤。以下是详细的中文指南：

核心原则：先布局，后布线！布局的好坏直接决定布线的难易度和最终性能。

? 一、布局阶段

前期准备：
- 理解原理图： 完全理解电路功能、关键信号路径（高速、时钟、差分对）、电源网络?、模拟/数字分区、接口位置等。
- 导入与检查： 确保原理图完全编译通过 (Project > Compile PCB Project) 且无 ERC 错误。将原理图变更更新到 PCB (Design > Update PCB Document...)。检查网络连接性（Tools > Netlist > Configure Physical Nets）。
- 板框定义： 在 Mechanical 层绘制精确的板框外形 (Place > Line)，并通过 Design > Board Shape > Define from selected objects 将其设置为板形。考虑安装孔、连接器位置等机械约束。
- 设置规则： 至关重要！ 在布线前设置好设计规则 (Design > Rules...)。主要规则包括：
  - Electrical: Clearance（安全间距）、Short-Circuit（短路允许）、Un-Routed Net（未布通网络）、Un-Connected Pin（未连接引脚）。
  - Routing: Width（线宽，根据电流、阻抗要求设置不同网络类）、Routing Via Style（过孔尺寸）、Differential Pairs Routing（差分对规则）、Routing Layers（允许布线的层）。
  - SMT/Mask/Paste...: 与制造相关的规则（焊盘间距、阻焊开窗、钢网开口等）。
  - Plane: 电源层连接方式（如直接连接、热焊盘连接）。
  - Testpoint: 测试点规则（如需）。
  - High Speed: 等长、拓扑结构、并行总线约束等（针对高速设计）。
  - Placement: 元件间距规则。
- 层叠管理： 定义好 PCB 的层数和用途 (Design > Layer Stack Manager)。至少需要 Top Layer（顶层元件/布线）、Bottom Layer（底层元件/布线）、Top Overlay（丝印层）、Top Solder（顶层阻焊）、Top Paste（顶层钢网）。多层板需明确信号层、电源层、地层。
关键器件定位：
- 接口器件： 优先放置连接器、开关、指示灯、按键等必须在板边特定位置的器件。考虑用户交互和外壳限制。
- 核心器件： 放置微控制器、处理器、FPGA、大芯片等核心 IC。考虑散热、去耦电容位置（尽量靠近电源引脚）和高速信号流向。
- 发热器件： 功率器件（MOSFET、电源模块、LDO）、大功率电阻等放置时要考虑散热路径（靠近板边、散热焊盘、可能的散热器空间）。
- 特殊器件： 放置对位置敏感或有特殊要求的器件（如晶振?靠近芯片时钟引脚、传感器位置、天线区域）。
- 参考定位： 使用 Edit > Align 工具辅助对齐。
功能模块化布局：
- 根据电路功能划分区域：电源模块、模拟电路、数字电路、高速接口、低速接口等。
- 分区放置： 将同一功能模块的元件集中放置在其所属区域内。使用 Room（如果原理图使用了多通道或模块化设计）或手动框选辅助。
- 信号流向： 遵循信号的自然流向（输入 -> 处理 -> 输出），减少不必要的交叉和绕远。尤其注意高速信号的短直路径。
- 电源流向： 考虑电源的输入点、转换点（DCDC, LDO）、分配路径。电源模块通常靠近输入接口和主要耗电器件。
- 模拟/数字隔离： 严格分开模拟和数字区域。如果使用独立的地平面，器件布局也要严格按区划分。单点连接（磁珠/0欧电阻）要考虑位置。
优化布局：
- 紧凑性： 在满足散热、制造、装配要求的前提下，尽量使布局紧凑以缩短布线、降低成本。
- 可制造性： 考虑元件间距（满足焊接/返修要求）、元件方向（便于自动化贴片）、丝印位置（清晰标注，不覆盖焊盘）。
- 可测试性： 预留测试点位置。
- 散热： 为高功耗器件预留足够的散热空间和铜箔区域。
- 飞线预览： 打开所有网络飞线 (View > Connections > Show All)，观察连接关系密集度和交叉情况，作为布局优化依据。使用 View > Connections > Hide All 或 Net 控制显示特定飞线。
- 3D 预览： 使用 View > 3D Layout Mode 检查元件高度、重叠、与外壳干涉等问题（需要导入 3D 模型）。
- 规则检查： 运行初步的在线 DRC（设计规则检查）Tools > Design Rule Check... > Run Design Rule Check，检查元件间距违规。

? 二、布线阶段

关键网络优先：
- 电源网络： 优先布线。确保足够的线宽以满足电流要求（使用规则设置好的网络类线宽）。优化路径减少压降。大面积覆铜（Polygon Pour）是常用方法（Place > Polygon Pour）。
- 地网络： 同样优先考虑。良好的地平面（完整覆铜）对于信号完整性和 EMI 至关重要。电源和地布线要成对考虑。
- 高速/时钟信号： 优先处理敏感信号。布线要短、直、减少过孔。考虑阻抗控制（需要精确的线宽、间距和叠层计算）。布线后可能需要调整层叠或线宽。
- 差分对： 使用差分对布线器 (Place > Differential Pair Routing) 或手动严格等长、等距、同层布线。差分对规则会约束它们的间距和与其他网络的间距。
- 敏感模拟信号： 避免靠近数字区域或时钟线，包地处理（用地线包围）有时有效。
常规信号布线：
- 布线工具： 主要使用交互式布线 (Place > Interactive Routing 或快捷键 P->T)。
- 层选择： 根据层叠策略和信号类型选择合适的层进行布线。常用策略：顶层水平走线，底层垂直走线（或反之）。按 *（小键盘）键在允许的信号层间切换并自动添加过孔。
- 避免锐角： 尽量使用 45° 角或圆角走线 (Shift+Space 切换走线模式)，避免 90° 锐角（影响信号完整性且不利于制造）。
- 减少过孔： 过孔会增加电感、电容和成本，阻碍连续地平面。尽量减少不必要的过孔。关键信号更要严格控制。
- 等长布线： 对于需要时序匹配的总线（如 DDR 的数据线），布线后需要进行长度匹配 (Tools > Equalize Net Lengths）。设置好匹配容差规则。
- 泪滴： 布线完成后可以添加泪滴 (Tools > Teardrops...) 以加强焊盘与走线的连接强度。
覆铜：
- 地覆铜： 在所有空闲区域大面积敷设地铜皮 (Place > Polygon Pour)，连接到地网络。选择适当的铺铜连接方式（Solid, Hatched, None）。
- 电源覆铜： 对于大电流电源网络（如主电源输入）也可以覆铜。
- 覆铜设置： 设置好覆铜与走线/焊盘的间距（规则约束）、移除死铜 (Remove Dead Copper)、网络连接方式（Direct, Relief Connect - 热焊盘）。
- 覆铜顺序： 通常在主要布线完成后敷铜，然后可能需要根据敷铜效果调整少量布线。
- 重新铺铜： 修改设计后务必 Tools > Polygon Pours > Repour All 或右键点击覆铜选 Polygon Actions > Repour Selected。
布线优化与检查：
- DRC： 连续进行！ 边布线边利用在线 DRC (默认开启) 检查实时违规。布线完成后，务必运行完整的批量 DRC (Tools > Design Rule Check... > Run Design Rule Check)，解决所有错误和警告。
- 连通性检查： Reports > Board Information 查看未布通网络 (Routed/UnRouted)，确保 100% 布通。
- 间距检查： 目视检查密集区域走线间距和高电压间距。
- 信号完整性分析 (可选)： 对于高速设计，可使用 AD 内置或外部的 SI 工具进行仿真分析。
- 3D 检查： 最后在 3D 视图下检查是否存在物理干涉。