非隔离电源pcb走线

好的，非隔离电源（如Buck降压、Boost升压、Buck-Boost等拓扑）的PCB走线设计对于电源的性能、效率、EMI和可靠性至关重要。以下是非隔离电源PCB走线设计的关键要点和最佳实践（用中文表述）：

核心原则：最小化高di/dt（电流变化率）和高dv/dt（电压变化率）路径的环路面积与长度。

输入电容（Cin）的位置与布线：
- 紧邻放置： 输入电容（尤其是高频陶瓷电容）必须尽可能靠近电源芯片的VIN引脚和GND引脚（或功率电感/开关管的输入侧）。
- 环路最小化： VIN->Cin->芯片VIN引脚以及 GND->Cin->芯片PGND引脚这两个物理环路要尽可能短且宽。理想情况是电容的两个焊盘直接“骑”在VIN和PGND的铜箔上，芯片引脚也连接到这些铜箔。
- 低阻抗通路： 确保输入电容到芯片之间是低阻抗连接（使用宽走线或铺铜）。
开关节点（SW/Phase/LX）布线：
- 最小面积是关键： 开关节点是电路中电压变化最快（dv/dt 极高）、通常电流也很大（di/dt 也可能高）的节点。它是主要的EMI噪声源。
- 保持短小紧凑： 连接芯片SW引脚、功率电感一端、续流二极管（或同步整流MOSFET）阳极（或上管源极）的走线/铜区域应尽可能短、宽、直接。避免不必要的绕线。
- 避免靠近敏感信号： 绝对不要让开关节点走线（或铺铜）靠近或平行于反馈网络（FB）、模拟地（AGND）、电流检测（ISENSE/CS）等敏感信号走线。垂直交叉优于平行走线。
- 局部铺铜： 在芯片SW引脚、电感焊盘、二极管/MOSFET焊盘之间可以局部铺铜（Top层或Inner层），但严格限制其面积。避免成为大天线。
续流二极管/同步整流下管（D/SYNC）的布线：
- 紧邻电感与GND： 续流二极管的阴极（或同步整流MOSFET的漏极）连接到电感另一端；阳极（或同步整流MOSFET的源极）连接到PGND。
- 阴极->电感路径短： 确保二极管阴极到电感焊盘的连接很短。
- 阳极->PGND路径短： 确保二极管阳极到PGND的连接最短且阻抗最低。理想情况是二极管阳极焊盘直接连接到PGND铺铜区域。
输出电容（Cout）的位置与布线：
- 靠近电感： 输出电容（尤其是高频陶瓷电容）应尽可能靠近功率电感的输出端（即二极管阴极/同步管漏极连接点）。
- 环路最小化： Cout的正极->电感输出端以及 Cout的负极->PGND 的物理环路要短且宽。电感输出端直接覆盖到Cout正极焊盘的铜箔，Cout负极焊盘直接覆盖到PGND铜箔。
- 低阻抗通路： 确保输出电容到负载的连接也是低阻抗（宽走线或铺铜）。对于大电流输出，可能需要多层铺铜。
功率地（PGND）设计：
- 专用铺铜平面： 为高噪声、大电流的功率路径（输入电容GND、芯片PGND、续流二极管/SYNC管GND、输出电容GND）创建一个坚固、低阻抗的PGND平面或区域（通常在Top层或专用的Power层）。
- 单点连接（星型接地）： PGND平面与系统的“安静的”模拟地/信号地（AGND）通常需要在一个点连接。这个点通常是输入电容或输出电容的GND端（具体参考芯片手册）。避免多点连接形成地环路引入噪声。
- 避免敏感信号跨越分割： 不要让反馈网络等敏感信号线在PCB内层跨越PGND平面的分割槽。如果不可避免，确保在Top/Bottom层布线并垂直穿越。
反馈网络（FB）布线：
- 远离噪声源： FB分压电阻和走线必须远离开关节点（SW）、电感、二极管、高di/dt电流路径（如输入/输出电容环路）。
- 紧邻芯片FB引脚： 分压电阻尽可能靠近芯片的FB引脚放置。
- 连接到安静的AGND： FB分压电阻的GND端连接到安静的AGND平面或干净的地岛，绝对不要直接连接到嘈杂的PGND区域（尤其是开关器件下方）。
- 避免长走线/并联其他信号： FB走线本身要短，最好在芯片下方或内层（AGND参考平面下）走线。不要与其他信号线（特别是数字信号、时钟）并行。
- 远离电感磁场感应区： 避免将FB走线布置在电感正下方或紧靠其侧面（尤其是开磁芯电感），防止磁场耦合噪声。
电流检测（ISENSE/CS）电阻布线：
- 开尔文连接（4线制）： 如果使用采样电阻，必须采用开尔文连接方式。芯片的CS+和CS-引脚应通过独立的走线直接连接到采样电阻的两端（Sense Pads），绝不能让大电流路径流过这两条检测走线。
- 短且对称： CS+和CS-的两条走线要尽可能短、长度对称、宽度一致（不需要很宽），彼此靠近并平行走线（构成差分对），下方有完整地平面（AGND）。
- 远离噪声源： 同FB布线，远离开关节点、电感、高di/dt路径。
- 连接到AGND： 采样电阻的GND端（如果一端接地）连接到AGND，而不是PGND。
功率电感的放置：
- 靠近芯片开关节点： 电感靠近芯片的SW引脚放置，缩短SW连接路径。
- 注意磁场方向： 了解电感的磁场分布（通常垂直于线圈轴向外辐射），尽量避免将敏感走线（FB, CS）布置在其磁场强辐射区域内（侧面和正上方/下方）。
电源芯片的旁路电容（VCC/BYPASS）：
- 紧邻芯片引脚： 给芯片内部逻辑和控制电路供电的VCC电容（通常是陶瓷电容）必须紧邻芯片的VCC和GND（通常是AGND）引脚放置。
- 专用小环路： VCC->电容->GND的环路要最小化。
散热设计：
- PGND铺铜散热： 利用大面积且连接到PGND的铜箔（顶层和内层，通过过孔阵列连接）作为散热器，帮助散发芯片、二极管、电感的热量。
- 过孔阵列： 在芯片的散热焊盘（Exposed Pad）、二极管/MOSFET下方、发热电感下方，使用大量过孔（Thermal Vias）将热量传导到内层甚至底层的铺铜层进行散热。
- 足够的铜面积： 确保承载大电流的路径（VIN, SW, GND, VOUT）有足够的铜箔宽度或铺铜面积以降低阻抗发热。
层叠与布局规划：
- 优先考虑功率路径： PCB布局时，首先确定输入电容、芯片、电感、续流管/SYNC管、输出电容的位置，确保它们形成一个紧密、低环路的物理布局。
- 利用多层板： 强烈建议使用至少4层板。典型层叠：Top (信号/功率) -> Inner GND (AGND为主) -> Inner Power (可选) / GND2 (PGND扩展) -> Bottom (信号/散热)。
- 完整参考平面： 为敏感的模拟信号（FB, CS）提供一个完整、安静的参考地平面（通常是第二层AGND）。避免在这个平面上有大的开槽（特别是PGND区域的分割）。