ad原理图多张做成一张pcb

将多张Altium Designer原理图整合到一张PCB上，一般使用层次化设计或多通道设计来实现。这是AD处理复杂设计的推荐方法，而不是简单地将所有元件复制到一张大原理图上。

以下是详细步骤：

? 核心方法：层次化设计

创建顶层原理图：
- 新建一张原理图文件（例如命名为Top.SchDoc）。
- 这张图将作为项目的“总调度图”，本身通常只包含方块电路符号和连接它们的导线/总线，极少放置具体元件（除了可能的全局电源）。
放置方块电路符号：
- 在顶层原理图中，执行 Place > Sheet Symbol。
- 放置一个方块符号（代表一张子原理图）。
- 双击该方块符号打开其属性。
- 关键一步： 在 Designator 属性中给它一个唯一标识符（如 U_Power, U_MCU, U_Sensor1）。
- 最关键一步： 在 Filename 属性中，精确指定它对应的是你已有的哪一张子原理图文件（如 Power.Supply.SchDoc, MCU.Circuit.SchDoc, Sensor.Module1.SchDoc）。AD会自动将该原理图内容关联到这个方块符号下。
在方块符号上放置图纸入口：
- 选中方块符号。
- 执行 Place > Add Sheet Entry。
- 在方块符号边缘点击放置一个图纸入口。
- 双击图纸入口打开属性。
- 关键一步： 设置 Name：这个名称必须严格匹配对应子原理图（Filename指定的那张图）中需要对外连接的端口的名称。
- 设置 I/O Type：选择正确的端口方向（输入、输出、双向、未指定），这有助于电气规则检查。
- 重复此步骤，为子原理图中每一个需要与外部（其他方块符号或顶层网络）连接的端口都创建一个对应的图纸入口。
连接方块符号：
- 在顶层原理图中，使用 Place > Wire 或 Place > Bus 连接不同方块符号上名称相同的图纸入口。
- 也可以将图纸入口连接到顶层的网络标签(Net Label)或端口(Port)，甚至直接连接到具体的元件引脚（如果顶层有少量元件）。
绘制子原理图：
- 确保你的多张原理图已经按照功能模块划分好（如电源模块⚡、MCU核心模块、传感器模块1、传感器模块2、通信接口模块等）。
- 关键要求： 在每张子原理图中，与其他模块（或其他子图、顶层）有连接的信号线，其两端必须放置 Port（执行 Place > Port）！这个 Port 的名称就是步骤3中在顶层方块符号上创建 Sheet Entry 时依据的名称。
- 子原理图内部的连接使用普通的 Net Label 或导线即可。
编译项目：
- 完成所有层级（顶层和各子原理图）的绘制和连接后，最重要的一步是执行 Project > Compile PCB Project 。
- 编译的作用：
  - 检查电气连接错误（如未连接的引脚、重复的网络标签、驱动冲突等）。
  - 建立层次间的连接关系！ 编译器会根据方块符号的 Filename 属性和图纸入口/端口的名称匹配，将整个项目的网络连接关系整合起来。
  - 生成最终的、统一的网络表，这是导入到PCB的基础。没有正确编译，PCB将无法正确导入所有网络连接！
导入到PCB：
- 新建（或打开）一个PCB文件（.PcbDoc）。
- 在PCB文件中，执行 Design > Import Changes From [YourProjectName.PrjPcb]。
- 在打开的工程变更单(Engineering Change Order)窗口中，依次点击 Validate Changes（检查变更）和 Execute Changes（执行变更）。
- 如果编译无误且连接正确，所有的元件（来自所有子原理图）和它们之间的网络连接关系将会被正确导入到这一张PCB上。
- 元件会被放置到PCB边框外，需要手动布局布线。

? 可选方法：多通道设计

如果你的多张原理图中，有完全相同的电路模块重复出现了多次（例如，4个完全一样的传感器接口电路、8个完全一样的LED驱动电路），那么除了层次化，还可以利用AD强大的多通道设计功能来简化工作：

创建一个代表该重复电路的子原理图（Channel.SchDoc）。
在顶层原理图中放置方块电路符号代表这个重复模块。
关键步骤： 在方块符号的 Designator 属性中，使用 Repeat 关键字。例如，如果该模块重复了8次，设计器命名为 U_Sensor，则设置为 Repeat(U_Sensor, 1, 8)。
在该方块符号上放置图纸入口（对应子原理图中的端口）。
连接图纸入口到顶层的总线或网络。
编译项目。
导入到PCB。 你会发现AD自动创建了8个该模块的实例（通常用 U_Sensor1, U_Sensor2 ... U_Sensor8 区分），并且每个实例内的元件标号也自动增加后缀（如 R1 在每个通道内变成 R1_U1, R1_U2 ... R1_U8）。在PCB上，AD会为每个通道实例自动创建一个 Room，方便模块化布局。

? 重要注意事项

必须使用端口(Port) ： 子原理图与外界（其他子图或顶层）通信的信号必须使用 Port，顶层方块符号上则用名称完全相同的 Sheet Entry 来对应。普通的 Net Label 无法跨原理图建立连接！
名称匹配是生命线： 方块符号的 Filename 属性、图纸入口的 Name、子原理图中端口的 Name，这三者必须精确匹配才能建立正确的连接。
编译是关键： 任何时候修改了原理图的连接关系（增删元件、修改网络、修改端口/图纸入口），都必须重新编译项目(Compile PCB Project)，才能让这些更改反映到网络表中，并在导入PCB时生效。
不要直接复制粘贴： 强烈建议使用层次化或多通道设计，而不是简单地把几张原理图的内容复制粘贴到一张大图上。层次化结构清晰，易于维护、复用和查错。直接复制粘贴会导致网络命名混乱、管理困难。
顶层符号标识符唯一： 不同方块符号的 Designator 必须唯一。