在PCB设计中，电感正下方通常不建议摆放任何元器件或走线，主要原因如下：

关键原因分析：

1. 电磁干扰（EMI）风险
   电感（尤其是功率电感）工作时会产生交变磁场，若下方有敏感元件（如MCU、模拟IC、走线等），会诱发涡流导致：

   • 信号完整性下降（噪声耦合）
   • 元件误动作（如ADC采样异常）
   • 系统效率降低（涡流损耗）

2. 热管理问题
   功率电感运行时自身发热（尤其DCR大的型号），若下方有元件：

   • 阻碍散热路径，加剧温升
   • 热敏感器件（如晶振、电解电容）寿命缩短

3. 布局规范冲突
   主流设计指南（如Intel PDG、TI Layout）明确要求 "电感投影区下方禁止布线/摆件"，典型安全距离为 电感外扩1.5倍尺寸。

特殊场景的折中方案：

优化设计建议：

1. 层叠策略
   在电感所在层下方设置完整地平面（非分割区域），可部分吸收磁场（如图示）：

   Top Layer: 电感  
   ↓  
   Layer 2: 连续GND平面  ← 最佳屏蔽层  
   ↓  
   Layer 3+: 放置敏感元件

2. 替代布局
   将电感移至板边或角落，利用垂直堆叠（如主板背面）物理隔离磁场敏感区。

3. 验证手段
   使用红外热像仪检测温升 + 近场探头扫描磁场分布，确认干扰值低于器件抗扰度（通常要求<10mA/m）。

⚠️ 切勿在DC-DC电路的电感下方放置：

• 反馈走线 / 电压采样电路
• 高速数字线（时钟、差分对）
• 高阻抗模拟器件（运放、传感器）

实际案例表明，违反此规则可能使系统SNR下降20dB以上，务必谨慎处理！