PCB阻抗匹配的核心原理是确保信号从源端传输到负载端的整个路径中，传输线的特性阻抗保持恒定或通过特定方式匹配，以消除或最小化信号反射，从而保证信号完整性和能量高效传输。以下是详细解释：

核心概念

1. 传输线特性阻抗（Z₀）：

   • PCB上的走线并非理想导线，高频信号下会呈现 “分布参数”特性（分布电容、电感）。
   • 信号在传输线中传播时，每一点的电压与电流之比定义为特性阻抗（Z₀），典型值为 50Ω、75Ω、100Ω 等。
   • Z₀取决于走线的 物理结构：线宽（W）、介质厚度（H）、介电常数（εᵣ）、铜厚、阻焊层等。

2. 信号反射与失配：

   • 当信号遇到 阻抗突变点（如连接器、过孔、芯片引脚等），部分能量会反射回源端。
   • 反射系数公式：
     [ \Gamma = \frac{Z_L - Z_0}{Z_L + Z_0} ] 其中 (Z_L) 是负载阻抗，(Z_0) 是传输线特性阻抗。
   • 若 (Z_L \neq Z_0)：
     • 反射信号与原始信号叠加 → 导致 波形畸变（振铃、过冲）。
     • 降低信号质量，引发误码（尤其在高速信号中，如 DDR、USB、PCIe）。

阻抗匹配的目标

通过设计手段 使源端阻抗（Zₛ）、传输线阻抗（Z₀）、负载阻抗（Zₗ）三者相等，实现：

1. 零反射：信号能量全部被负载吸收。
2. 最大功率传输：能量传输效率最高。
3. 信号完整性：保持信号边沿清晰，无振荡。

PCB中实现阻抗匹配的方法

1. 终端匹配（Load-Side Matching）

• 并联终端匹配：
  • 在负载端并联电阻 ( R_T = Z_0 ) 到地（如图 1a）。
  • 优点：简单，吸收反射效果好。
  • 缺点：直流功耗大，需驱动电流能力强。
  • 适用：低速或点对点信号。
• 戴维南终端匹配：
  • 用两个电阻（( R_1 ) 和 ( R_2 )）组成分压网络，使等效阻抗 ( R_1 \parallel R_2 = Z_0 )（如图 1b）。
  • 优点：抗噪声能力强。
  • 缺点：功耗较大，需计算分压比。
• RC 终端匹配：
  • 电阻 ( R = Z_0 ) 串联电容接地（如图 1c）。
  • 优点：降低直流功耗，适用于交流耦合信号。
  • 缺点：电容影响信号边沿速率。

2. 源端匹配（Source-Side Matching）

• 串联终端匹配：
  • 在信号源端串联电阻 ( R_S = Z_0 )（如图 2）。
  • 原理：源端阻抗 ( Z_S + R_S \approx Z_0 )，匹配传输线。
  • 优点：低功耗，适合多点分支拓扑（如 DDR 地址线）。
  • 缺点：负载端仍存在小幅反射（被电阻吸收）。

3. 传输线设计匹配

• 控制走线参数：
  • 通过调整 线宽（W）、介质厚度（H）、介电常数（εᵣ） 精确设计 ( Z_0 )。
  • 使用 叠层结构（如 FR-4、高频板材）控制阻抗稳定性。
• 参考平面管理：
  • 确保走线下方有完整接地平面（微带线/带状线）。
  • 避免跨分割区域，防止阻抗突变。

关键设计步骤

1. 确定目标阻抗：
   • 根据器件规范（如 DDR5 要求 40Ω，USB 要求 90Ω 差分）设定 ( Z_0 )。
2. 使用阻抗计算工具：
   • Polar SI9000、ADS、Altium 等工具计算走线参数（线宽、间距、叠层）。
3. 叠层设计：
   • 与 PCB 板厂协作，指定介质厚度、铜厚、材料（如 Isola 370HR）。
4. 布线规则：
   • 差分对等长、等距；减少弯曲；避免直角走线。
5. 测试验证：
   • 通过 TDR（时域反射计）测量实际阻抗，偏差需 ≤±10%。

常见误区

• “低速信号不需匹配”：
  上升时间（而非频率）决定是否需要匹配（例：1ns 边沿 ≈ 350MHz 有效频率）。
• 忽略过孔/连接器影响：
  高速信号需优化过孔结构（背钻、短桩移除）以减少阻抗突变。
• 终端电阻放置过远：
  匹配电阻应 贴近负载/源端（距离＜1/10波长），否则分支线会引入新反射。

总结

PCB阻抗匹配的本质是 通过控制传输线几何结构或增加匹配网络，消除阻抗不连续性，使信号“无感”传输。这是高速数字电路、射频系统、高速串行总线的设计基石，直接决定系统稳定性与性能上限。

图示说明：

图1a  ────[PCB走线 Z₀]─────[R_T=Z₀]───┐  (并联匹配)
                                  GND

图1b ────[PCB走线 Z₀]─────[R1]───┬───[R2]───┐  (戴维南匹配)
                                  Vtt       GND

图1c ────[PCB走线 Z₀]─────[R=Z₀]─┬─[C]──┐    (RC匹配)
                                  GND

图2 ──[R_S=Z₀]────[PCB走线 Z₀]──────[负载]    (串联匹配)