在PCB设计中，电容（尤其是去耦电容、旁路电容）的走线布局至关重要，直接影响电路的稳定性和抗噪声能力。以下是关键原则和布线技巧，请务必遵循：

核心原则：最小化寄生电感

电容在高频下的有效性由其 等效串联电感（ESL） 决定。走线过长、过细会增加环路电感，使电容高频滤波失效。
目标：缩短电容→负载的电流环路面积！

布线关键步骤

1. 电容紧靠电源引脚

   • 将去耦电容（如0.1μF）直接放置在IC电源引脚同层，优先选择顶层/底层避免过孔。
   • 距离：电容焊盘中心到IC引脚 ≤ 3mm（高速电路需 ≤ 2mm）。

   ✅ 正确：电容在IC电源引脚旁
   ❌ 错误：电容远离引脚，通过长走线连接

2. 优先使用“Via-in-Pad”或短走线

   • 若电容与IC在不同层：
     • 最优解：电容焊盘直接打孔到电源/地平面（Via-in-Pad）。
     • 次优解：电容→过孔→平面，走线长度 < 5mm。

3. 地回流路径最短化

   • 电容接地端必须直接连接到干净的地平面（通过短走线+就近地过孔）。
   • 避免共用接地走线（菊花链），每个电容独立接地过孔。

   ✅ 正确：电容地端 → 独立过孔 → 地平面
   ❌ 错误：多个电容地端串联后接地

4. 减小电流环路面积

   • 电源路径：IC电源脚 → 电容上端 → 电源平面
   • 地路径：IC地脚 → 电容下端 → 地平面
   • 两条路径形成的环路面积越小越好（理想情况：电容位于IC正下方）。

5. 高频电容的特殊处理（>100MHz）

   • 使用 0402/0201小封装 降低ESL。
   • 布线对称：电源/地走线等长，避免引入额外电感差。
   • 多层板：优先利用相邻电源/地层（如第2层地，第3层电源）。

常见错误与避坑指南

不同电容类型的处理

1. 大容量储能电容（如10μF）

   • 布局在电源入口处，为整个电路板储能。
   • 走线需满足电流载流能力（计算线宽）。

2. 高频去耦电容（0.1μF, 0.01μF）

   • 重点优化短路径，确保每个IC电源引脚单独配置。

3. Bulk电容（47μF~100μF）

   • 放置在电源转换器输出端，稳定电压。

仿真验证建议

• 使用SI/PI工具（如HyperLynx）分析电源阻抗（目标阻抗Z-target）。
• 检查电容布局后的电源地平面谐振点。

总结：黄金法则

电容布线 = 最短路径 + 最小环路面积 + 低电感接地
记住：1mm走线 ≈ 1nH电感，高频下1nH电感在100MHz时阻抗已达0.6Ω！

通过优化电容走线，可显著降低电源噪声、改善信号完整性，尤其在高速数字电路（DDR、FPGA）和射频设计中是成败关键。