画好双层PCB需要系统性地考虑布局、布线、电源完整性、信号完整性和制造要求。以下是详细步骤和关键技巧：

一、前期准备

1. 原理图设计

   • 确保原理图正确无误，标注关键信号（高速线、时钟线、差分对等）。
   • 为元件分配封装，核对尺寸（尤其接口和散热器件）。

2. 叠层结构

   • 典型双层板结构：

     顶层 (信号层)  
     ↓  
     基板 (FR4)  
     ↓  
     底层 (信号层)

   • 合理分配功能：顶层走信号线+关键器件，底层铺地层/电源层+次要布线。

二、布局核心原则

1. 功能分区

   • 按电路模块布局（如电源、MCU、模拟电路、接口）。
   • 隔离干扰源：电机驱动、继电器远离敏感电路（ADC、晶振）。
   • 接口位置：连接器靠板边放置（如USB、电源输入）。

2. 关键器件优先

   • MCU/FPGA：居中放置，便于辐射状布线。
   • 晶振：靠近芯片引脚，下方禁止走线，周围包地。
   • 电源模块：输入输出电容紧贴芯片引脚（优先陶瓷电容）。

3. 散热设计

   • 发热元件（LDO、MOS管）远离电解电容，预留散热铜箔/过孔。

三、布线技巧

1. 电源与地处理

   • 电源树拓扑：主电源→二级转换→负载，避免环路。
   • 铺地技巧：
     • 底层大面积铺地，并用过孔缝合顶层地铜。
     • 敏感电路区域做“地岛”（局部铺地包围）。
   • 过孔使用：电源线换层时，就近添加退耦电容（0.1μF）。

2. 信号线规范

   • 线宽选择：
     • 电源线：≥0.5mm（1A电流），必要时露铜加锡。
     • 信号线：0.2~0.3mm（常规），高速线按阻抗计算。
   • 高速信号：
     • 时钟线：包地处理，长度最短化。
     • 差分对：等长（误差<5mil）、等距、对称走线。
   • 规避直角走线：45°或圆弧拐角（减少反射）。

3. 过孔策略

   • 信号过孔：外径0.6mm/内径0.3mm（性价比高）。
   • 电源过孔：多个并联（如1A电流用2-4个过孔）。

四、电源完整性 (PI)

1. 退耦电容放置

   • 每颗IC的VCC脚就近放置0.1μF电容（距离<3mm）。
   • 电源入口加10μF+0.1μF组合。

2. 电源通道低阻抗

   • 避免电源线长距离细线连接，优先使用铜箔区域供电。

五、信号完整性 (SI)

1. 关键信号参考平面

   • 高速信号下方保持连续的地平面（禁止跨分割区）。
   • 必要时添加地线伴随（在信号线两侧平行走地线）。

2. 避免串扰

   • 信号线间距≥3倍线宽（如0.2mm线宽，间距≥0.6mm）。
   • 模拟与数字信号分区域布线，地平面单点连接。

六、后期处理

1. 铺铜与开窗

   • 顶层/底层铺地铜，网格铺铜（20mil间距）减少热应力。
   • 大电流路径开窗（阻焊层开窗），便于加锡。

2. 添加标识

   • 丝印标注测试点、接口方向、版本号。
   • 极性元件（电容、二极管）清晰标示。

3. DRC检查（重点！）

   • 电气规则：线距、线宽、未连接网络。
   • 制造规则：最小钻孔（≥0.3mm）、焊盘环宽（≥0.15mm）。
   • 短路排查：目视检查电源/地网络是否意外连接。

七、设计验证

1. 3D预览：检查元件碰撞（尤其高器件和接口）。
2. 导出制造文件：
   • Gerber文件（含铜层、丝印、阻焊、钻孔）。
   • 钻孔文件（NC Drill）注明孔尺寸。
   • 贴片文件（坐标文件+BOM）。

常见错误避坑

• ❌ 电源地分割混乱 → 确保底层地平面完整，避免被信号线割裂。
• ❌ 晶振下方走线 → 引发时钟抖动，保持下方净空。
• ❌ 过孔堵死散热通道 → 发热元件下方添加过孔阵列通向底层铜箔。
• ❌ 忽视回流路径 → 高速信号换层时，附近添加地过孔（提供回流环路）。

案例优化：

某电机驱动板噪声过大：

• 原设计：MOS管远离MCU，电源线绕远。
• 改进：
  1. MOS管靠近MCU驱动引脚，缩短栅极电阻走线。
  2. 电机电源直接从接口铺铜到MOS管，避免细线。
  3. MCU下方底层铺地，并添加多组地过孔抑制噪声。

通过以上步骤，结合工具（Altium Designer/KiCad）的DRC检查和仿真功能，可显著提升双层PCB的可靠性与性能。首次设计建议使用嘉立创等厂商的工艺规范作为设计约束参考。